技術(shù)編號(hào)：12643196
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本實(shí)用新型屬于半導(dǎo)體制造領(lǐng)域，涉及一種測(cè)試結(jié)構(gòu)。背景技術(shù)CMOS電路具有低功耗的優(yōu)點(diǎn)，靜態(tài)條件下由泄漏電流引起的功耗可以忽略，僅在轉(zhuǎn)換期間電路從電源消耗較大的電流。電源電壓用VDD表示，Q代表靜態(tài)(quiescent)，則IDDQ可用來(lái)表示MOS電路靜態(tài)時(shí)從電源獲取的電流，對(duì)此電流的測(cè)試稱(chēng)為IDDQ測(cè)試，這是一種應(yīng)用前景廣泛的測(cè)試。IDDQ測(cè)試的原理就是檢測(cè)CMOS電路靜態(tài)時(shí)的漏電流，電路正常時(shí)靜態(tài)電流非常小(nA級(jí))，而存在缺陷時(shí)(如柵氧短路或金屬線短接)靜態(tài)電流就大得多如果用IDDQ法測(cè)出某...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。