技術編號：12611686
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種雙時鐘測試電路。背景技術一般來說，集成電路測試技術，為了能夠高效率的測試集成電路，往往會在集成電路設計時增加可測試性電路的設計(DFT)，并利用自動測試用例產(chǎn)生(ATPG)的方式，產(chǎn)生測試用例進行晶圓級的中測。這種測試方式要求被測試裝置(DUT)在處于測試模式時，DUT工作電路時鐘由測試儀產(chǎn)生的時鐘來控制，而非來源于其內部的分頻電路，這樣內部所有邏輯、時鐘與復位都可以做到外部可控制、同時外部可直接監(jiān)測，具體框圖如圖1所示。對于產(chǎn)生激勵(DRV)和監(jiān)測信號(FB)的時序來說，每一個測...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。