技術編號：12478287
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種半導體器件技術領域，具體是一種雙芯片垂直并聯(lián)方式的二極體封裝結構和制造方法。背景技術受封裝外形尺寸的限制，在一定的封裝尺寸內能夠封入的芯片面積最大值是一定的。為了在一定的封裝外形尺寸內，使TVS等二極體器件實現(xiàn)更大的電流能力和功率能力，目前在TVS等二極體器件的制造中有人采用芯片串聯(lián)的方法，但這種方法存在兩個弊端：其一，對于TVS器件來說，必須采用兩個半額定電壓值的芯片串聯(lián)，對于額定電壓值≤12V的低電壓TVS器件是無法實現(xiàn)的，原因是低電壓TVS芯片當電壓≤6V時、其漏電流特別大；...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。