技術(shù)編號(hào)：12176341
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。：本發(fā)明涉及計(jì)算機(jī)領(lǐng)域、數(shù)字電路、數(shù)字電子技術(shù)、集成電路領(lǐng)域。背景技術(shù)：本發(fā)明是數(shù)字電子技術(shù)中邏輯電路的應(yīng)用。以門電路為基礎(chǔ)實(shí)現(xiàn)輸入加數(shù)與被加數(shù)產(chǎn)生數(shù)的和。本發(fā)明采取直接進(jìn)行十進(jìn)制加法的方式產(chǎn)生數(shù)的和。是一種數(shù)字電路，而且實(shí)際應(yīng)用需要將電路集成，縮減電路體積。發(fā)明內(nèi)容：十進(jìn)制數(shù)字加法器采用直接使用十位數(shù)的加數(shù)與十位數(shù)的被加數(shù)相加的方式得到數(shù)的和。提高了運(yùn)算的效率。十進(jìn)制數(shù)字加法器能夠?qū)崿F(xiàn)個(gè)位數(shù)的十進(jìn)制加法，得出結(jié)果。用0、1、2、3、4、5、6、7、8、9的加數(shù)與0、1、2、3、4、5、6、7、...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。