技術編號：12158117
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明提供了一種自動搭建級聯(lián)電路的方法，可以實現(xiàn)FPD面板陣列電路、Memory電路或者一切可重復的級聯(lián)電路的快速自動搭建，屬于EDA工具中電路設計領域。背景技術隨著FPD工藝的發(fā)展，采用傳統(tǒng)的ERC或者DRC檢查版圖，不可避免的會出現(xiàn)漏查問題，特別是發(fā)展到OLED工藝，是需要用全面板LVS來進行檢查的。同時OLED以及LTPS工藝對于面板電路的仿真要求也越來越高，因此搭建全面板電路的不可避免，然而面板電路的搭建往往是個繁瑣重復的過程，其Array規(guī)模之大，電路重復率之高，很容易造成人工的浪費，...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。