技術編號：12129401
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造領域，特別涉及一種形成自對準接觸部的方法。背景技術在集成電路的制造過程中，通常采用鎢塞(plug)作為接觸部，實現互補金屬氧化物半導體(CMOS)與外部的電連接。隨著集成電路工藝的不斷發(fā)展，器件的尺寸不斷的縮小，使得不同層間的對位光刻的難度越來越高。由柵極間距縮減所引起的問題之一是：一旦接觸部未對準時，會造成接觸部到柵極(CTG)短路的形成。該CTG短路實際上破壞了MOS晶體管。由于晶體管柵極間距已經縮減到45納米以下，所以CTG短路已經變成主要的成品率限制因素之一。當前用于...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。