技術(shù)編號：12036379
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導體領(lǐng)域，尤其涉及一種半導體結(jié)構(gòu)的制造方法。背景技術(shù)在半導體制造中，隨著超大規(guī)模集成電路的發(fā)展趨勢，集成電路特征尺寸持續(xù)減小。為了適應特征尺寸的減小，MOSFET場效應管的溝道長度也相應不斷縮短。然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極對溝道的控制能力隨之變差，柵極電壓夾斷(pinchoff)溝道的難度也越來越大，使得亞閾值漏電(subthresholdleakage)現(xiàn)象，即所謂的短溝道效應(SCE：short-channeleffects)更容易發(fā)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。