技術(shù)編號(hào)：11955877
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法[相關(guān)申請(qǐng)]本申請(qǐng)享有以日本專利申請(qǐng)2015-111082號(hào)(申請(qǐng)日：2015年6月1日)為基礎(chǔ)申請(qǐng)案的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)案而包含基礎(chǔ)申請(qǐng)案的全部?jī)?nèi)容。技術(shù)領(lǐng)域本發(fā)明的實(shí)施方式涉及一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。背景技術(shù)為了實(shí)現(xiàn)半導(dǎo)體裝置的節(jié)省空間化、高性能化及大容量化而有將半導(dǎo)體芯片層疊的情況。為了實(shí)現(xiàn)所層疊的半導(dǎo)體芯片的電連接而有使用被稱為TSV(ThroughSiliconVia)的貫通電極的情況。發(fā)明內(nèi)容本發(fā)明的一實(shí)施方式提供一種能夠減...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。