技術編號：11531158
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體器件，例如，是適用于具備SRAM電路(StaticRandomAccessMemory：靜態(tài)隨機存取存儲器)的半導體器件。背景技術為了降低SRAM電路在待機時的漏電流，將存儲器陣列的接地布線的電位設定為比接地電位(0V)高的電位(電源電位和接地電位之間的電位)是有效的。由此，能夠降低構成存儲器單元的斷開狀態(tài)的MOS(MetalOxideSemiconductor：金屬氧化物半導體)晶體管的亞閾值漏電流。例如，日本特開2004-206745號公報(專利文獻1)中，通過設置控制接地布...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。