技術(shù)編號(hào)：11293462
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體器件制造方法，特別是涉及一種有效控制金屬硅化物側(cè)向延伸以及降低源漏接觸電阻的半導(dǎo)體器件制造方法。背景技術(shù)IC集成度不斷增大需要器件尺寸持續(xù)按比例縮小，然而電器工作電壓有時(shí)維持不變，使得實(shí)際MOS器件內(nèi)電場(chǎng)強(qiáng)度不斷增大。高電場(chǎng)帶來一系列可靠性問題，使得器件性能退化。例如，MOSFET源漏區(qū)之間的寄生串聯(lián)電阻會(huì)使得等效工作電壓下降，容易造成器件性能降低。一種能有效降低源漏電阻的器件結(jié)構(gòu)是在襯底中利用自對(duì)準(zhǔn)硅化工藝(SALICIDE)形成金屬硅化物，通常為Ni、NiPt、NiCo、...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。