技術(shù)編號：11262779
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。背景技術(shù)隨著半導(dǎo)體芯片的運用越來越廣泛，導(dǎo)致半導(dǎo)體芯片受到靜電損傷的因素也越來越多。在現(xiàn)有的芯片設(shè)計中，常采用靜電放電(ESD，ElectrostaticDischarge)保護(hù)電路以減少芯片損傷?，F(xiàn)有的靜電放電保護(hù)電路的設(shè)計和應(yīng)用包括：柵接地的N型場效應(yīng)晶體管(GateGroundedNMOS，簡稱GGNMOS)保護(hù)電路、可控硅(SiliconControlledRectifier，簡稱SCR)保護(hù)電路、橫向擴(kuò)散場效應(yīng)晶體管(Later...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。