技術編號:10723054
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術詳細信息。小時延缺陷是指電路中具有小于系統(tǒng)時鐘周期的延遲缺陷,在測試中這些缺陷可能會通過短路徑逃脫測試,但在以后執(zhí)行某特定的功能操作時又可能會通過較長路徑傳播出來,從而影響芯片的可靠性。故障模擬器是集成電路設計驗證和測試的必要工具。不同于固定型故障或跳變時延故障,小時延缺陷的故障模擬需要記錄具體波形,因而其所需的存儲開銷大、故障模擬過程復雜。此外,由于集成電路的大規(guī)模和高復雜度的迅速發(fā)展,小時延缺陷測試所需的測試向量數(shù)越來越多,致使小時延缺陷模擬成本越來越高。因此,...
注意:該技術已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權人授權前,僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權,增加技術思路,做技術知識儲備,不適合論文引用。