Mos結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提供一種MOS結(jié)構(gòu)，包括半導(dǎo)體襯底和形成在半導(dǎo)體襯底上的漂移區(qū)；形成在漂移區(qū)內(nèi)的摻雜類型與漂移區(qū)相反的體區(qū)和摻雜類型與漂移區(qū)相同的漏區(qū)；形成在體區(qū)內(nèi)的摻雜類型與漂移區(qū)相同的源區(qū)；形成在源區(qū)內(nèi)的溝槽，溝槽的深度大于源區(qū)的深度且小于體區(qū)的深度，源區(qū)從溝槽的側(cè)壁引出；形成在溝槽下方，位于體區(qū)內(nèi)的重?fù)降那遗c體區(qū)摻雜類型相同的體區(qū)引出；形成在半導(dǎo)體襯底表面且橫跨體區(qū)和漂移區(qū)的柵極結(jié)構(gòu)以及形成在柵極結(jié)構(gòu)兩側(cè)的側(cè)墻。
【專利說明】
MOS結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型涉及半導(dǎo)體技術(shù)領(lǐng)域，且特別涉及一種MOS結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著LDMOS在集成電路中的應(yīng)用越來越廣泛，對(duì)于LDMOS的性能要求越來越高。通常來說，降低LDMOS導(dǎo)通電阻(Rdson)的方法，就是在不斷提高漂移區(qū)濃度的同時(shí)，通過各種RESURF理論，使其能夠完全耗盡，從而獲得低導(dǎo)通電阻，并維持很高的關(guān)斷擊穿電壓(off-BV)?；蛘呤峭ㄟ^各種方法，將LDMOS的器件尺寸縮小，同時(shí)又要保持較高的導(dǎo)通電流，從而將導(dǎo)通電阻降低。
[0003]在傳統(tǒng)工藝中，以NLDMOS為例，NLDMOS的源和襯底分別由N+注入和P+注入來引出。在傳統(tǒng)layout方式I中，如圖1所示，考慮到工藝波動(dòng)對(duì)源端的影響，源端N+注入一般會(huì)比柵極多晶娃大0.3um，甚至更多，而P+注入最小條寬有可能大于0.4um，這種情況下NLDMOS器件的POLY與POLY的間距至少有1.0um。該結(jié)構(gòu)所對(duì)應(yīng)的器件剖面結(jié)構(gòu)如圖2所示。
[0004]然而，即使使用傳統(tǒng)layout方式2，如圖3所示，雖然可以將相鄰兩個(gè)NLDMOS器件的POLY與POLY間距大幅縮小，如0.5um，但P+注入與柵極POLY的交疊又會(huì)使NLDMOS的有效寬度變小，從而使導(dǎo)通電流變小，導(dǎo)通電阻升高。
[0005]在圖1至圖3中，標(biāo)號(hào)分別為:半導(dǎo)體襯底I，漂移區(qū)2，體區(qū)3，源區(qū)4，漏區(qū)5，體區(qū)引出6，柵極7，側(cè)墻8。
【實(shí)用新型內(nèi)容】
[0006]本實(shí)用新型為了克服現(xiàn)有的LDMOS工藝由于器件尺寸較大而使導(dǎo)通電阻大，或由于器件有效寬度變小而使導(dǎo)通電阻大的問題，提供一種具有較小的器件尺寸和較低導(dǎo)通電阻的MOS結(jié)構(gòu)。
[0007]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供一種MOS結(jié)構(gòu)，包括半導(dǎo)體襯底和形成在半導(dǎo)體襯底上的漂移區(qū)；形成在漂移區(qū)內(nèi)的摻雜類型與漂移區(qū)相反的體區(qū)和摻雜類型與漂移區(qū)相同的漏區(qū)；形成在體區(qū)內(nèi)的摻雜類型與漂移區(qū)相同的源區(qū)；形成在源區(qū)內(nèi)的溝槽，溝槽的深度大于源區(qū)的深度且小于體區(qū)的深度，源區(qū)從溝槽的側(cè)壁引出；形成在溝槽下方，位于體區(qū)內(nèi)的重?fù)降那遗c體區(qū)摻雜類型相同的體區(qū)引出；形成在半導(dǎo)體襯底表面且橫跨體區(qū)和漂移區(qū)的柵極結(jié)構(gòu)以及形成在柵極結(jié)構(gòu)兩側(cè)的側(cè)墻。
[0008]于本實(shí)用新型一實(shí)施例中，溝槽的寬度大于等于0.2微米且小于等于2.0微米，溝槽的深度大于等于0.05微米且小于等于1.0微米。
[0009]于本實(shí)用新型一實(shí)施例中，從溝槽側(cè)壁引出的源區(qū)的寬度小于或等于0.3微米，側(cè)墻的寬度小于或等于0.3微米。
[0010]于本實(shí)用新型一實(shí)施例中，柵極結(jié)構(gòu)包括形成在半導(dǎo)體襯底表面的柵氧層和位于柵氧層上方的作為柵極的多晶硅層。
[0011]于本實(shí)用新型一實(shí)施例中，當(dāng)MOS結(jié)構(gòu)為NLDMOS時(shí)，漂移區(qū)的摻雜類型為N型；當(dāng)MOS結(jié)構(gòu)為PLDMOS時(shí)，漂移區(qū)的摻雜類型為P型。
[0012]綜上所述，本實(shí)用新型提供的MOS結(jié)構(gòu)與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn):
[0013]本實(shí)用新型提供的MOS結(jié)構(gòu)在傳統(tǒng)的layout方式I的工藝上進(jìn)行改進(jìn)，重新進(jìn)行MOS的源端設(shè)計(jì)，形成源區(qū)引出和體區(qū)引出。具體而言，在layout設(shè)計(jì)時(shí)在相鄰兩個(gè)MOS器件的源區(qū)之間形成溝槽，體區(qū)引出形成在溝槽的下方，源區(qū)引出形成在溝槽的側(cè)壁。該設(shè)置大大減小了源區(qū)的寬度，使得從溝槽側(cè)壁引出的源區(qū)的寬度可以減小到0.3微米，甚至更小。本實(shí)用新型提供的MOS結(jié)構(gòu)不僅保持了MOS結(jié)構(gòu)的有效寬度不會(huì)變小，又能將相鄰兩個(gè)MOS器件的POLY與POLY間距縮小至接近0.5um，減小了器件尺寸，降低器件了的導(dǎo)通電阻。進(jìn)一步的，本實(shí)用新型提供的MOS結(jié)構(gòu)利用傳統(tǒng)的layout方式I的光刻板來進(jìn)行重組，實(shí)現(xiàn)對(duì)源端結(jié)構(gòu)和形成步驟的優(yōu)化設(shè)計(jì)，無需額外增加光刻工藝，可與傳統(tǒng)的layout方式I相兼容，具有較低的設(shè)計(jì)成本和生產(chǎn)成本。
[0014]為讓本實(shí)用新型的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。
【附圖說明】
[0015]圖1所示為傳統(tǒng)的layout方式I形成的NLDMOS結(jié)構(gòu)的示意圖。
[0016]圖2所示為圖1的剖視圖。
[0017]圖3所示為傳統(tǒng)的layout方式2形成的NLDMOS結(jié)構(gòu)的示意圖。
[0018]圖4所不為本實(shí)用新型一實(shí)施例提供的相鄰的兩個(gè)MOS結(jié)構(gòu)的不意圖。
[0019]圖5至圖10所示為本實(shí)用新型一實(shí)施例提供的MOS結(jié)構(gòu)的形成過程的示意圖。
【具體實(shí)施方式】
[0020]如圖1和圖2所示，傳統(tǒng)的layout方式I所形成的LDMOS結(jié)構(gòu)由于受源端N+注入寬度和P+注入的寬度的限制，在layout設(shè)計(jì)時(shí)相鄰兩個(gè)器件的柵極至少在1.0微米以上，器件的尺寸較大，導(dǎo)通電阻大。而圖3所示為采用傳統(tǒng)的layout方式2所形成的LDMOS結(jié)構(gòu)，在該種結(jié)構(gòu)中通過犧牲器件的有效寬度來減小器件的尺寸，但有效寬度的減小使得器件的導(dǎo)通電流增加，相應(yīng)的器件的導(dǎo)通電阻也增加。即傳統(tǒng)的LDMOS工藝很難同時(shí)滿足器件尺寸減小和低導(dǎo)通電阻的要求。
[0021]有鑒于此，本實(shí)用新型提供一種同時(shí)滿足減小器件尺寸和降低導(dǎo)通電阻的MOS結(jié)構(gòu)。通過對(duì)LDMOS結(jié)構(gòu)的源端增加溝槽，器件的源區(qū)從溝槽的側(cè)壁引出，體區(qū)從溝槽的底部引出。該設(shè)置在大大減小源區(qū)寬度的同時(shí)保持器件的有效寬度不變，使得器件在減小尺寸的同時(shí)能降低器件的導(dǎo)通電阻。
[0022]圖5至圖10所示為本實(shí)施例提供的MOS結(jié)構(gòu)的形成過程的示意圖，具體而言，本實(shí)施例提供一種NLDMOS結(jié)構(gòu)的形成過程。以下結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施例作詳細(xì)的說明。在詳述本實(shí)用新型實(shí)施例時(shí)，為便于說明，示意圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本實(shí)用新型的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0023]步驟SI，如圖5所示，提供半導(dǎo)體襯底100并在半導(dǎo)體襯底100上形成漂移區(qū)101。由于本實(shí)施例提供的MOS結(jié)構(gòu)為NLDM0S，漂移區(qū)101的摻雜類型為N型，摻雜離子為磷離子、砷離子或銻離子中一種或幾種，半導(dǎo)體襯底100的材料為硅。然而，本實(shí)用新型對(duì)此不作任何限定。于其它實(shí)施例中，當(dāng)MOS結(jié)構(gòu)為PLDMOS時(shí)漂移區(qū)101的摻雜類型為P型，摻雜離子為硼離子、鎵離子或銦離子中的一種或幾種。半導(dǎo)體襯底100的材料可為鍺、硅鍺、碳化硅、絕緣體上硅或絕緣體上鍺。
[0024]步驟S2，如圖6所示，在漂移區(qū)101的表面依次形成柵極結(jié)構(gòu)102和阻擋層103。于本實(shí)施例中，柵極結(jié)構(gòu)102包括柵氧層和形成在柵氧層上方的作為柵極的多晶硅層。于本實(shí)施例中，阻擋層103為氮化硅層。然而，本實(shí)用新型對(duì)此不作任何限定。于其它實(shí)施例中，阻擋層103可為氧化層或氧化層和氮化硅層的結(jié)合。
[0025]步驟S3，如圖7所示，通過光刻在柵極結(jié)構(gòu)102和阻擋層103上打開源區(qū)注入窗201，并以柵極結(jié)構(gòu)102和阻擋層103為掩膜對(duì)漂移區(qū)101進(jìn)行離子注入。具體而言，通過源區(qū)注入窗201在漂移區(qū)101內(nèi)形成與其摻雜類型相反的體區(qū)104，在體區(qū)104內(nèi)形成與漂移區(qū)101摻雜類型相同的源區(qū)105。于本實(shí)施例中，漂移區(qū)101的摻雜類型為N型，相應(yīng)的體區(qū)104的摻雜類型為P型，源區(qū)105的摻雜類型均為N型。然而，本實(shí)用新型對(duì)此不作任何限定。于其它實(shí)施例中，當(dāng)MOS結(jié)構(gòu)為PLDMOS時(shí)，體區(qū)104的摻雜類型為N型，源區(qū)105的摻雜類型為P型。
[0026]步驟S4，在去除離子注入的光刻膠后沉積形成側(cè)墻107的材料，經(jīng)蝕刻后在柵極結(jié)構(gòu)102的側(cè)壁形成如圖8所示的側(cè)墻107，側(cè)墻107的寬度小于或等于0.3微米。優(yōu)選的，設(shè)置側(cè)墻107的厚度為0.1微米。然而，本實(shí)用新型對(duì)此不作任何限定。
[0027]步驟S5，如圖9所示，在形成側(cè)墻107后以位于柵極結(jié)構(gòu)102上的阻擋層103以及側(cè)墻107為阻擋經(jīng)蝕刻在源區(qū)105內(nèi)形成溝槽108。所述溝槽108的深度大于源區(qū)105的深度且小于體區(qū)104的深度。優(yōu)選的，設(shè)置溝槽108的寬度大于等于0.2微米且小于等于2微米，溝槽108的深度大于0.05微米且小于1.0微米。然而，本實(shí)用新型對(duì)此不作任何限定。于本實(shí)施例中，溝槽108的形成直接以阻擋層103和側(cè)墻107進(jìn)行阻擋，工藝簡單、方便。于其它實(shí)施例中，可采用增加一塊光刻版來形成源區(qū)的溝槽，同樣能夠?qū)崿F(xiàn)本發(fā)明中的器件結(jié)構(gòu)。
[0028]步驟S6，如圖10所示，在溝槽108內(nèi)進(jìn)行離子注入，在體區(qū)104內(nèi)形成重?fù)降那遗c體區(qū)104摻雜類型相同的體區(qū)引出109。于本實(shí)施例中，體區(qū)引出109的注入采用自對(duì)準(zhǔn)注入形成，具有很小工藝波動(dòng)。
[0029]步驟S7，去除柵極結(jié)構(gòu)102上的阻擋層103形成如圖4所示的NLDMOS結(jié)構(gòu)。圖4中給出了相鄰的兩個(gè)NLDMOS器件的結(jié)構(gòu)示意圖。
[0030]本實(shí)用新型的重點(diǎn)在于通過對(duì)MOS結(jié)構(gòu)源端的優(yōu)化設(shè)計(jì)來實(shí)現(xiàn)MOS器件尺寸的減小以及導(dǎo)通電阻的降低。作為一個(gè)完整的NLDMOS結(jié)構(gòu)，在layout時(shí)需形成源區(qū)105和漏區(qū)106。于本實(shí)施例中，在步驟S2之后通過光刻在漂移區(qū)101內(nèi)形成摻雜類型與漂移區(qū)101相同的漏區(qū)106，之后再執(zhí)行步驟S3。然而，本實(shí)用新型對(duì)漏區(qū)的形成步驟以及工藝不作任何限定。
[0031]本實(shí)施例提供的NLDMOS結(jié)構(gòu)，源區(qū)105經(jīng)溝槽108隔離后，源區(qū)105從溝槽108的側(cè)壁引出，源區(qū)105的寬度與側(cè)墻107的寬度相近，約0.3微米，甚至更小。如圖4所示，當(dāng)設(shè)計(jì)源區(qū)105的寬度和側(cè)墻107的寬度均為0.1微米，溝槽108的寬度約為0.3微米時(shí)，此時(shí)相鄰兩個(gè)NLDMOS器件的柵極之間的距離將接近0.5微米。相比傳統(tǒng)的layout方式I大大減小了器件的尺寸;進(jìn)一步的，由于體區(qū)引出109設(shè)置在溝槽108的下方，與柵極結(jié)構(gòu)102沒有任何的交疊，此時(shí)器件的有效寬度維持不變，器件尺寸的減小將勢(shì)必使得導(dǎo)通電阻下降。即本實(shí)施例提供的MOS結(jié)構(gòu)可同時(shí)滿足器件尺寸的減小和導(dǎo)通電阻的下降這兩個(gè)要求。
[0032]經(jīng)上述工藝步驟后形成如圖4所示的MOS結(jié)構(gòu)。于本實(shí)施例中，所述MOS結(jié)構(gòu)為NLDM0S。然而，本實(shí)用新型對(duì)此不作任何限定。于其它實(shí)施例中，上述工藝步驟同樣適用于形成 PLDMOS。
[0033]本實(shí)施例提供的MOS結(jié)構(gòu)包括半導(dǎo)體襯底100和形成在半導(dǎo)體襯底100上的漂移區(qū)101;形成在漂移區(qū)101內(nèi)的摻雜類型與漂移區(qū)101相反的體區(qū)104和摻雜類型與漂移區(qū)101相同的漏區(qū)106;形成在體區(qū)104內(nèi)的摻雜類型與漂移區(qū)101相同的源區(qū)105;形成在源區(qū)105內(nèi)的溝槽108，溝槽108的深度大于源區(qū)105的深度且小于體區(qū)104的深度，源區(qū)105從溝槽108的側(cè)壁引出；形成在溝槽108下方，位于體區(qū)104內(nèi)的重?fù)降那遗c體區(qū)摻雜類型相同的體區(qū)引出109;形成在半導(dǎo)體襯底100表面且橫跨體區(qū)104和漂移區(qū)101的柵極結(jié)構(gòu)102以及形成在柵極結(jié)構(gòu)102兩側(cè)的側(cè)墻107。
[0034]于本實(shí)施例中，由于器件為NLDM0S，因此漂移區(qū)101的摻雜類型為N型。相應(yīng)的，體區(qū)104的摻雜類型為P性，源區(qū)105和漏區(qū)106的摻雜類型為N型。于其它實(shí)施例中，當(dāng)器件為PLDMOS時(shí)，摻雜類型剛好相反。
[0035]于本實(shí)施例中，體區(qū)引出109采用自對(duì)準(zhǔn)注入形成，工藝波動(dòng)很小。因此，溝槽108的寬度可設(shè)計(jì)為大于等于0.2微米且小于等于2.0微米?？紤]到源區(qū)105的注入深度，設(shè)置溝槽108的深度大于等于0.05微米且小于等于1.0微米。然而，本實(shí)用新型對(duì)此不作任何限定。
[0036]于本實(shí)施例中，經(jīng)溝槽108隔離后，從溝槽108側(cè)壁引出的源區(qū)105的寬度小于或等于0.3微米，側(cè)墻107的寬度小于或等于0.3微米。在實(shí)際中，經(jīng)溝槽108隔離后的源區(qū)105的寬度與側(cè)墻的寬度相近，兩者的距離可接近0.1微米。此時(shí)相鄰兩個(gè)NLDMOS器件的柵極之間的距離為:兩倍的側(cè)墻寬度加上溝槽的寬度。由于側(cè)墻107的寬度接近0.1微米，因此，只需設(shè)置溝槽108的寬度約為0.3微米即可使得相鄰兩個(gè)NLDMOS器件的柵極之間的距離接近0.5微米。
[0037]于本實(shí)施例中，柵極結(jié)構(gòu)102包括形成在半導(dǎo)體襯底表面的柵氧層和位于柵氧層上方的作為柵極的多晶硅層。
[0038]綜上所述，本實(shí)用新型提供的MOS結(jié)構(gòu)在傳統(tǒng)的layout方式I的工藝上進(jìn)行改進(jìn)，重新進(jìn)行MOS的源端設(shè)計(jì)，形成源區(qū)引出和體區(qū)引出。具體而言，在layout設(shè)計(jì)時(shí)在相鄰兩個(gè)MOS器件的源區(qū)之間形成溝槽，體區(qū)引出形成在溝槽的下方，源區(qū)引出形成在溝槽的側(cè)壁。該設(shè)置大大減小了源區(qū)的寬度，使得從溝槽側(cè)壁引出的源區(qū)的寬度可以減小到0.3微米，甚至更小。本實(shí)用新型提供的MOS結(jié)構(gòu)不僅保持了 MOS結(jié)構(gòu)的有效寬度不會(huì)變小，又能將相鄰兩個(gè)MOS器件的POLY與POLY間距縮小至接近0.5um，減小器件尺寸，降低器件的導(dǎo)通電阻。進(jìn)一步的，本實(shí)用新型提供的MOS結(jié)構(gòu)利用傳統(tǒng)的layout方式I的光刻板來進(jìn)行重組，實(shí)現(xiàn)對(duì)源端結(jié)構(gòu)和形成步驟的優(yōu)化設(shè)計(jì)，無需額外增加光刻工藝，可與傳統(tǒng)的layout方式I相兼容，具有較低的設(shè)計(jì)和生產(chǎn)成本。
[0039]雖然本實(shí)用新型已由較佳實(shí)施例揭露如上，然而并非用以限定本實(shí)用新型，任何熟知此技藝者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，可作些許的更動(dòng)與潤飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求書所要求保護(hù)的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種MOS結(jié)構(gòu)，其特征在于，包括: 半導(dǎo)體襯底和形成在半導(dǎo)體襯底上的漂移區(qū)； 形成在漂移區(qū)內(nèi)的摻雜類型與漂移區(qū)相反的體區(qū)和摻雜類型與漂移區(qū)相同的漏區(qū)； 形成在體區(qū)內(nèi)的摻雜類型與漂移區(qū)相同的源區(qū)； 形成在所述源區(qū)內(nèi)的溝槽，所述溝槽的深度大于源區(qū)的深度且小于體區(qū)的深度，所述源區(qū)從溝槽的側(cè)壁引出； 形成在溝槽下方，位于體區(qū)內(nèi)的重?fù)降那遗c體區(qū)摻雜類型相同的體區(qū)引出； 形成在半導(dǎo)體襯底表面且橫跨體區(qū)和漂移區(qū)的柵極結(jié)構(gòu)以及形成在柵極結(jié)構(gòu)兩側(cè)的側(cè)墻O2.根據(jù)權(quán)利要求1所述的MOS結(jié)構(gòu)，其特征在于，溝槽的寬度大于等于0.2微米且小于等于2.0微米，溝槽的深度大于等于0.05微米且小于等于1.0微米。3.根據(jù)權(quán)利要求1所述的MOS結(jié)構(gòu)，其特征在于，從溝槽側(cè)壁引出的源區(qū)的寬度小于或等于0.3微米，側(cè)墻的寬度小于或等于0.3微米。4.根據(jù)權(quán)利要求1所述的MOS結(jié)構(gòu)，其特征在于，所述柵極結(jié)構(gòu)包括形成在半導(dǎo)體襯底表面的柵氧層和位于柵氧層上方的作為柵極的多晶硅層。5.根據(jù)權(quán)利要求1所述的MOS結(jié)構(gòu)，其特征在于，當(dāng)所述MOS結(jié)構(gòu)為NLDMOS時(shí)，漂移區(qū)的摻雜類型為N型；當(dāng)所述MOS結(jié)構(gòu)為PLDMOS時(shí)，漂移區(qū)的摻雜類型為P型。
【文檔編號(hào)】H01L29/78GK205621742SQ201620262091
【公開日】2016年10月5日
【申請(qǐng)日】2016年3月31日
【發(fā)明人】韓廣濤, 陸陽, 黃必亮, 周遜偉
【申請(qǐng)人】杰華特微電子（杭州）有限公司