一種基于pcie總線的usb接口的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種基于PCIE總線的USB接口，可用于電腦主機(jī)、單板機(jī)等具備PCIE總線協(xié)議且使用USB3.0接口的設(shè)備上。
【背景技術(shù)】
[0002 ] PC1-Expr e s s (PCI E)是最新的總線和接口標(biāo)準(zhǔn)，采用點(diǎn)對(duì)點(diǎn)串行連接，使每個(gè)設(shè)備都有自己的專用連接，不需要向整個(gè)總線請(qǐng)求帶寬，支持?jǐn)?shù)據(jù)雙向傳輸，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率。而USB3.0接口是最新的一種USB規(guī)范，最大傳輸帶寬可達(dá)5.0Gbps ο由于其數(shù)據(jù)傳輸速度快，數(shù)據(jù)處理效率高等優(yōu)點(diǎn)，USB3.0接口也成為了目前主流計(jì)算機(jī)和板卡上的必備接口。現(xiàn)在，？(:^的技術(shù)規(guī)格允許實(shí)現(xiàn)乂132 34 38 316和乂32的通道規(guī)格。但通常來(lái)說，PCIEXl和PCIEX16是目前市場(chǎng)的主流規(guī)格，采用金手指連接。一般而言，PCIEX16作為顯卡接口，PCIEXl用來(lái)接其他擴(kuò)展卡。例如聲卡，RAID卡等等。由此可見，PCIE的使用方式有很大的局限性，還需進(jìn)行更大的擴(kuò)展。

【發(fā)明內(nèi)容】

[0003]鑒于現(xiàn)有技術(shù)的狀況，本實(shí)用新型的目的是，基于PCIE總線的USB3.0接口，致力于對(duì)PCIE的用途及接法進(jìn)行擴(kuò)展，使用PCIE總線與USB3.0接口進(jìn)行連接，從而整合兩者的優(yōu)點(diǎn)，以實(shí)現(xiàn)更快的數(shù)據(jù)傳輸速度和更高的數(shù)據(jù)處理效率，同時(shí)實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)串行連接和數(shù)據(jù)的雙向傳輸。
[0004]本實(shí)用新型為實(shí)現(xiàn)上述目的，所采用的技術(shù)方案是:一種基于PCIE總線的USB接口，包括USB3.0接口 J2，其特征在于:還包括PCIE通用芯片Jl，所述PCIE通用芯片Jl包括時(shí)鐘線CLK_PCIE-、時(shí)鐘線CLK_PCIE+、數(shù)據(jù)接收線PCIE_RX0-、數(shù)據(jù)接收線PCIE_RX0+、數(shù)據(jù)發(fā)送線PCIE_TX0-、數(shù)據(jù)發(fā)送線PCIE_TX0+、三個(gè)接地線GND_P0WER，USB3.0接口 J2共有11個(gè)引腳，所述USB3.0接口 J2的I引腳、4引腳、7引腳為接地引腳，2引腳連接PCIE通用芯片Jl的時(shí)鐘線CLK_PCIE-，3引腳連接PCIE通用芯片Jl的時(shí)鐘線CLK_PCIE+，5引腳連接數(shù)據(jù)接收線PCIE_RX0-，6引腳連接數(shù)據(jù)接收線PCIE_RX0+，8引腳連接數(shù)據(jù)發(fā)送線PCIE_TX0_，9引腳連接數(shù)據(jù)發(fā)送線PCIE_TX0+，10引腳和11引腳連接機(jī)殼地，使用PCIE通用芯片Jl連接USB3.0接口J2實(shí)現(xiàn)數(shù)據(jù)傳輸。
[0005]本實(shí)用新型的有益效果是:使用PCIE通用芯片連接非PCIE通用接口即USB3.0接口，能成功實(shí)現(xiàn)數(shù)據(jù)傳輸。即采用一種全新的連接方式，將PCIE總線與USB3.0接口連接，從而整合二者優(yōu)點(diǎn)，實(shí)現(xiàn)了更快的數(shù)據(jù)傳輸速度和更高的數(shù)據(jù)處理效率，同時(shí)實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)串行連接和數(shù)據(jù)的雙向傳輸。
[0006]該實(shí)用新型擴(kuò)展了USB3.0接口的接線，在一定程度上解決了某些設(shè)備上USB資源不夠用的問題。
【附圖說明】
[0007]圖1為本實(shí)用新型的電路連接圖。
【具體實(shí)施方式】
[0008]如圖1所示，基于PCIE總線的USB接口，包括USB3.0接口J2，還包括PCIE通用芯片
Jlo
[0009]PCIE通用芯片Jl包括時(shí)鐘線CLK_PCIE-、時(shí)鐘線CLK_PCIE+、數(shù)據(jù)接收線PCIE_RX0-、數(shù)據(jù)接收線PCIE_RX0+、數(shù)據(jù)發(fā)送線PCIE_TX0-、數(shù)據(jù)發(fā)送線PCIE_TX0+、三個(gè)接地線GND_P0WERo
[0010]USB3.0接口J2共有11個(gè)引腳，USB3.0接口J2的I引腳、4引腳、7引腳為接地引腳，2引腳連接PCIE通用芯片Jl的時(shí)鐘線CLK_PCIE-，3引腳連接PCIE通用芯片Jl的時(shí)鐘線CLK_PCIE+，5引腳連接數(shù)據(jù)接收線PCIE_RX0-，6引腳連接數(shù)據(jù)接收線PCIE_RX0+，8引腳連接數(shù)據(jù)發(fā)送線PCIE_TX0-，9引腳連接數(shù)據(jù)發(fā)送線PCIE_TX0+，10引腳和11引腳連接機(jī)殼地，使用PCIE通用芯片Jl連接非PCIE通用接口即USB3.0接口 J2，并能成功實(shí)現(xiàn)數(shù)據(jù)傳輸。
[0011]—種基于PCIE總線的USB3.0接口的實(shí)現(xiàn)方法，步驟如下:內(nèi)部數(shù)據(jù)沿PCIE通用芯片Jl的數(shù)據(jù)發(fā)送線PCIE_TX0+通過USB3.0接口 J2的9引腳、內(nèi)部數(shù)據(jù)沿PCIE通用芯片Jl的數(shù)據(jù)發(fā)送線PCIE_TX0-通過USB3.0接口 J2的8引腳發(fā)送出去。
[0012]外部數(shù)據(jù)通過USB3.0接口 J2的5引腳沿PCIE通用芯片Jl的數(shù)據(jù)接收線PCIE_RX0-、外部數(shù)據(jù)通過USB3.0接口 J2的6引腳沿PCIE通用芯片Jl的數(shù)據(jù)接收線PCIE_RX0+傳輸進(jìn)來(lái)。
[0013]時(shí)鐘線CLK_PCIE-、時(shí)鐘線CLK_PCIE+提供參考時(shí)鐘，作用是使USB3.0接口 J2的數(shù)據(jù)接收和發(fā)送與整個(gè)系統(tǒng)電腦主機(jī)或單板機(jī)等同步。
[0014]使用PCIE總線連接到USB3.0通用接口上，實(shí)現(xiàn)了數(shù)據(jù)的接收和發(fā)送。
【主權(quán)項(xiàng)】
1.一種基于PCIE總線的USB接口，包括USB3.0接口 J2，其特征在于:還包括PCIE通用芯片J1，所述PCIE通用芯片Jl包括時(shí)鐘線CLK_PCIE-、時(shí)鐘線CLK_PCIE+、數(shù)據(jù)接收線PCIE_RXO-、數(shù)據(jù)接收線PCIE_RXO+、數(shù)據(jù)發(fā)送線PCIE_TXO-、數(shù)據(jù)發(fā)送線PCIE_TXO+、三個(gè)接地線GND_POWER，USB3.0接口 J2共有11個(gè)引腳，所述USB3.0接口 J2的I引腳、4引腳、7引腳為接地引腳，2引腳連接PCIE通用芯片Jl的時(shí)鐘線CLK_PCIE-，3引腳連接PCIE通用芯片Jl的時(shí)鐘線CLK_PCIE+，5引腳連接數(shù)據(jù)接收線PCIE_RXO-，6引腳連接數(shù)據(jù)接收線PCIE_RXO+，8引腳連接數(shù)據(jù)發(fā)送線PCIE_TXO-，9引腳連接數(shù)據(jù)發(fā)送線PCIE_TXO+，10引腳和11引腳連接機(jī)殼地，使用PCIE通用芯片Jl連接USB3.0接口 J2實(shí)現(xiàn)數(shù)據(jù)傳輸。
【專利摘要】一種基于PCIE總線的USB接口，包括USB3.0接口J2，其特征在于：還包括PCIE通用芯片J1，所述PCIE通用芯片J1包括時(shí)鐘線CLK_PCIE-、時(shí)鐘線CLK_PCIE+、數(shù)據(jù)接收線PCIE_RX0-、數(shù)據(jù)接收線PCIE_RX0+、數(shù)據(jù)發(fā)送線PCIE_TX0-、數(shù)據(jù)發(fā)送線PCIE_TX0+、三個(gè)接地線GND_POWER，USB3.0接口J2共有11個(gè)引腳，使用PCIE通用芯片J1連接USB3.0接口J2實(shí)現(xiàn)數(shù)據(jù)傳輸。
【IPC分類】G06F13/38
【公開號(hào)】CN205354010
【申請(qǐng)?zhí)枴緾N201521029639
【發(fā)明人】云天嵩, 李羚梅, 蘇曉旭, 崔俊鵬, 劉政鵬, 蔣航, 楊光, 毛悅, 曹曉冬
【申請(qǐng)人】天津光電通信技術(shù)有限公司
【公開日】2016年6月29日
【申請(qǐng)日】2015年12月14日