一種高速并口運(yùn)動(dòng)控制接口模塊的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本專利涉及一種運(yùn)動(dòng)控制接口模塊，具體涉及一種高速并口運(yùn)動(dòng)控制接口模塊。
【背景技術(shù)】
[0002]隨著在運(yùn)動(dòng)控制系統(tǒng)中大量外設(shè)的增加，要求運(yùn)動(dòng)控制系統(tǒng)能雙向地連接多種外設(shè)，對(duì)高速外設(shè)還要求高速數(shù)據(jù)傳輸。如果用RS232串口通信顯然不能滿足要求，若用USB接口雖然能滿足要求，但其固件和驅(qū)動(dòng)程序的編程都比較復(fù)雜，而且將USB接口用于中低速系統(tǒng)中顯得有些浪費(fèi)。
[0003]運(yùn)動(dòng)控制系統(tǒng)一般基于計(jì)算機(jī)，而計(jì)算機(jī)并口傳統(tǒng)的傳輸模式為標(biāo)準(zhǔn)并口(SPP)，數(shù)據(jù)傳輸方向一般是從計(jì)算機(jī)到外圍設(shè)備，只能輸出數(shù)據(jù)，不能輸入數(shù)據(jù)，這也限制了并行口高速數(shù)據(jù)通信的應(yīng)用。
【實(shí)用新型內(nèi)容】
[0004]針對(duì)現(xiàn)有技術(shù)的不足，本實(shí)用新型的目的旨在于提供一種高速并口運(yùn)動(dòng)控制接口模塊，可實(shí)現(xiàn)數(shù)據(jù)向不同的設(shè)備傳輸，并可大大地提高運(yùn)動(dòng)控制系統(tǒng)與外設(shè)的通信速度和穩(wěn)定性。
[0005]為實(shí)現(xiàn)上述目的，本實(shí)用新型采用如下技術(shù)方案:
[0006]一種高速并口運(yùn)動(dòng)控制接口模塊，包括與PC機(jī)連接的PC機(jī)EPP接口、與PC機(jī)EPP接口連接的EPP通信模塊、與EPP通信模塊連接的FPGA主芯片、與FPGA主芯片連接的高速光耦電路、與高速光耦電路連接的差分信號(hào)電路以及與差分信號(hào)電路連接的伺服接口；所述的EPP通信模塊與FPGA主芯片通過接口數(shù)據(jù)總線連接。
[0007]所述的高速并口運(yùn)動(dòng)控制接口模塊還包括與FPGA主芯片連接的FPGA配置電路、與FPGA主芯片連接的鎖相環(huán)電源電路、與FPGA主芯片連接的電源電路、與FPGA主芯片連接的系統(tǒng)時(shí)鐘電路、與FPGA主芯片連接的EEPROM存儲(chǔ)電路以及與FPGA主芯片連接的D/A轉(zhuǎn)換電路。
[0008]所述的高速并口運(yùn)動(dòng)控制接口模塊還包括與FAGA主芯片連接的低速光耦電路和與低速光耦電路連接的1端口。
[0009]相比現(xiàn)有技術(shù)，本實(shí)用新型的有益效果在于:其通過采用PC機(jī)EPP接口、EPP通信模塊、FPGA主芯片、高速光耦電路、差分信號(hào)電路以及伺服接口的結(jié)合設(shè)計(jì)，可實(shí)現(xiàn)數(shù)據(jù)向不同的設(shè)備傳輸，并可大大地提高運(yùn)動(dòng)控制系統(tǒng)與外設(shè)的通信速度和穩(wěn)定性。
【附圖說明】
[0010]圖1是本實(shí)用新型的一種高速并口運(yùn)動(dòng)控制接口模塊的驅(qū)動(dòng)接口板框圖。
【具體實(shí)施方式】
[0011 ]下面，結(jié)合附圖以及【具體實(shí)施方式】，對(duì)本實(shí)用新型做進(jìn)一步描述:
[0012]如圖1所示，為本實(shí)用新型的一種高速并口運(yùn)動(dòng)控制接口模塊，包括與PC機(jī)連接的PC機(jī)EPP接口、與PC機(jī)EPP接口連接的EPP通信模塊、與EPP通信模塊連接的FPGA主芯片、與FPGA主芯片連接的高速光耦電路、與高速光耦電路連接的差分信號(hào)電路以及與差分信號(hào)電路連接的伺服接口 ；所述的EPP通信模塊與FPGA主芯片通過接口數(shù)據(jù)總線連接。
[0013]在此運(yùn)作過程中，首先對(duì)計(jì)算機(jī)發(fā)送一條簡單的信號(hào)，此信號(hào)通過PC機(jī)EPP接口進(jìn)入EPP通信模塊;然后，EPP通信模塊中的接口數(shù)據(jù)總線通過綜合使用nAstrb和nDstrb兩條控制線可以快速的向FPGA主芯片傳輸數(shù)據(jù);數(shù)據(jù)通過FPGA主芯片的處理后進(jìn)入高速光耦電路，所述的高速光耦電路對(duì)電磁干擾進(jìn)行隔離，然后將數(shù)據(jù)在差分信號(hào)電路中轉(zhuǎn)換成差分信號(hào)，差分信號(hào)輸出到伺服接口，最后傳遞給機(jī)械臂，從而實(shí)現(xiàn)機(jī)械臂運(yùn)作。同時(shí)，也可以通過接口數(shù)據(jù)總線將數(shù)據(jù)從FPGA主芯片傳輸給EPP通信模塊，然后通過PC機(jī)EPP接口將信號(hào)傳輸給PC機(jī)。因此，在本實(shí)用新型的高速并口運(yùn)動(dòng)控制接口模塊中，所述的EPP通信模塊可以快速的實(shí)現(xiàn)數(shù)據(jù)向不同的設(shè)備傳輸，并可大大地提高運(yùn)動(dòng)控制系統(tǒng)與外設(shè)的通信速度和穩(wěn)定性。
[0014]所述的高速并口運(yùn)動(dòng)控制接口模塊還包括與FPGA主芯片連接的FPGA配置電路、與FPGA主芯片連接的鎖相環(huán)電源電路、與FPGA主芯片連接的電源電路、與FPGA主芯片連接的系統(tǒng)時(shí)鐘電路、與FPGA主芯片連接的EEPROM存儲(chǔ)電路以及與FPGA主芯片連接的D/A轉(zhuǎn)換電路。
[0015]所述的FPGA配置電路設(shè)有串行配置芯片，所述的FPGA主芯片主動(dòng)輸出控制和同步信號(hào)給FPGA主芯片的串行配置芯片，串行配置芯片收到信號(hào)后，把配置數(shù)據(jù)發(fā)給FPGA主芯片，完成配置過程。
[0016]所述的鎖相環(huán)電源電路是用于對(duì)FPGA主芯片接收到的信號(hào)頻率進(jìn)行處理的一種電路模塊。
[0017]所述的電源電路用于給FPGA主芯片的內(nèi)核和外部接口供電。
[0018]所述的系統(tǒng)時(shí)鐘電路用于給FPGA主芯片提供外部時(shí)鐘信號(hào)。
[0019]所述的EEPROM存儲(chǔ)電路用于保存系統(tǒng)中一些重要的數(shù)據(jù)，例如板號(hào)、密碼等。
[0020]所述的D/A轉(zhuǎn)換電路用于將系統(tǒng)中的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。
[0021 ]所述的高速并口運(yùn)動(dòng)控制接口模塊還包括與FAGA主芯片連接的低速光耦電路和與低速光耦電路連接的1端口。
[0022]所述的低速光耦電路用于對(duì)1端口的電磁干擾進(jìn)行隔離。
[0023]所述的1端口用于輸入輸出信號(hào)。
[0024]對(duì)本領(lǐng)域的技術(shù)人員來說，可根據(jù)以上描述的技術(shù)方案以及構(gòu)思，做出其它各種相應(yīng)的改變以及形變，而所有的這些改變以及形變都應(yīng)該屬于本實(shí)用新型權(quán)利要求的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種高速并口運(yùn)動(dòng)控制接口模塊，其特征在于:包括與PC機(jī)連接的PC機(jī)EPP接口、與PC機(jī)EPP接口連接的EPP通信模塊、與EPP通信模塊連接的FPGA主芯片、與FPGA主芯片連接的高速光耦電路、與高速光耦電路連接的差分信號(hào)電路以及與差分信號(hào)電路連接的伺服接口 ；所述的EPP通信模塊與FPGA主芯片通過接口數(shù)據(jù)總線連接。2.如權(quán)利要求1所述的高速并口運(yùn)動(dòng)控制接口模塊，其特征在于:還包括與FPGA主芯片連接的FPGA配置電路、與FPGA主芯片連接的鎖相環(huán)電源電路、與FPGA主芯片連接的電源電路、與FPGA主芯片連接的系統(tǒng)時(shí)鐘電路、與FPGA主芯片連接的EEPROM存儲(chǔ)電路以及與FPGA主芯片連接的D/A轉(zhuǎn)換電路。3.如權(quán)利要求1所述的高速并口運(yùn)動(dòng)控制接口模塊，其特征在于:還包括與FAGA主芯片連接的低速光耦電路，所述的低速光耦電路連接有1端口。
【專利摘要】一種高速并口運(yùn)動(dòng)控制接口模塊,包括與PC機(jī)連接的PC機(jī)EPP接口、與PC機(jī)EPP接口連接的EPP通信模塊、與EPP通信模塊連接的FPGA主芯片、與FPGA主芯片連接的高速光耦電路、與高速光耦電路連接的差分信號(hào)電路以及與差分信號(hào)電路連接的伺服接口；所述的EPP通信模塊與FPGA主芯片通過接口數(shù)據(jù)總線連接。其通過采用PC機(jī)EPP接口、EPP通信模塊、FPGA主芯片、高速光耦電路、差分信號(hào)電路以及伺服接口的結(jié)合設(shè)計(jì)，可實(shí)現(xiàn)數(shù)據(jù)向不同的設(shè)備傳輸，并可大大地提高運(yùn)動(dòng)控制系統(tǒng)與外設(shè)的通信速度和穩(wěn)定性。
【IPC分類】G06F13/20
【公開號(hào)】CN205354009
【申請(qǐng)?zhí)枴緾N201620013280
【發(fā)明人】劉少君, 謝志文, 劉哲, 蘭里
【申請(qǐng)人】廣州市鍥致智能技術(shù)有限公司
【公開日】2016年6月29日
【申請(qǐng)日】2016年1月1日