均衡pmos裝置和nmos裝置的阻抗的電路和方法
【技術(shù)領(lǐng)域】
【背景技術(shù)】
[0001]一些模數(shù)轉(zhuǎn)換器(ADC)具有逐次逼近寄存器(SAR)拓?fù)浣Y(jié)構(gòu)。這些轉(zhuǎn)換器通過將模擬電壓信號(hào)與滿刻度輸入電壓的已知部分進(jìn)行比較并接著設(shè)置或清除ADC數(shù)據(jù)寄存器中的位來工作。一些SAR轉(zhuǎn)換器使用電容式數(shù)模轉(zhuǎn)換器(C-DAC)逐次比較位組合。例如，第一位基于滿刻度輸入電壓的一半與輸入電壓的比較。響應(yīng)于第一比較，第二位基于滿刻度輸入電壓的四分之一或四分之三的比較。
[0002]當(dāng)比較器從復(fù)位狀況釋放時(shí)發(fā)生電荷反沖，并且將作出關(guān)于反相輸入端處的電壓還是非反相輸入端處的電壓更大的判定。剛在比較器從復(fù)位釋放以后并且根據(jù)比較器的速度，其將大量電荷沖入電容器的頂板。一些電容器耦合到P型金屬氧化物半導(dǎo)體(PMOS)，而其他電容器耦合到N型金屬氧化物半導(dǎo)體(NMOS)。NMOS裝置和PMOS裝置具有不同的阻抗，這導(dǎo)致電容器以不同速率漏電(drain)。結(jié)果是在電壓衰減期間電容器上出現(xiàn)不同電壓，這在比較電容器上的電壓時(shí)導(dǎo)致誤差。

【發(fā)明內(nèi)容】

[0003]本公開具有多個(gè)方面。其中一個(gè)方面是用于均衡PMOS裝置與NMOS裝置的阻抗的電路，該電路包括耦合到第一 PMOS裝置的源極的第一基準(zhǔn)電壓。第二基準(zhǔn)電壓耦合到NMOS裝置的源極。第一節(jié)點(diǎn)具有在第一基準(zhǔn)電壓和第二基準(zhǔn)電壓之間的共模電壓。第二節(jié)點(diǎn)位于PMOS裝置和NMOS裝置之間。第一柵電壓耦合到PMOS裝置或NMOS裝置的任一者的柵極。運(yùn)算放大器具有耦合到第一節(jié)點(diǎn)的第一輸入和耦合到第二節(jié)點(diǎn)的第二輸入，運(yùn)算放大器的輸出是耦合到PMOS裝置或NMOS裝置的任一者的、未耦合到第一柵電壓的柵極的第二柵電壓。
[0004]該電路可以包括耦合在第一基準(zhǔn)電壓和第一節(jié)點(diǎn)之間的第一阻抗。第二阻抗可以耦合在第一節(jié)點(diǎn)和第二基準(zhǔn)電壓之間。第一阻抗和第二阻抗可以是電阻器。第三阻抗可以耦合在第一 PMOS裝置和第二節(jié)點(diǎn)之間，并且第四阻抗可以耦合在第二節(jié)點(diǎn)和第一 NMOS裝置之間。第三阻抗和第四阻抗可以是電阻器。
[0005]本公開的另一方面是具有至少一個(gè)第二 PMOS裝置和至少一個(gè)第二 NMOS裝置的電子裝置，其中當(dāng)?shù)诙?PMOS裝置接通時(shí)，第二 PMOS裝置的柵極耦合到第一柵電壓或第二柵電壓中的一個(gè)，并且其中當(dāng)?shù)诙?NMOS裝置接通時(shí)，第二 NMOS裝置耦合到第一柵電壓或第二柵電壓中的另一個(gè)。該裝置可以是逐次累加寄存器模數(shù)轉(zhuǎn)換器，其中第二 PMOS裝置和第二NMOS裝置耦合到電容器。
[0006]本公開的另一方面是電平位移器，該電平位移器包括具有近似第一柵電壓的邏輯高的第一輸出和具有近似第二柵電壓的邏輯高的第二輸出。電平位移器可以包括耦合到第二輸出的反相器，其中反相器具有為第二柵電壓的輸出電壓。
[0007]本公開的另一方面是均衡PMOS裝置的阻抗與NMOS裝置的阻抗的方法，該方法包括確定第一基準(zhǔn)電壓和第二基準(zhǔn)電壓之間的第一節(jié)點(diǎn)處的共模電壓。確定PMOS裝置和NMOS裝置之間的第二節(jié)點(diǎn)處的電壓。PMOS裝置耦合到第一基準(zhǔn)電壓，并且NMOS裝置耦合到第二基準(zhǔn)電壓。利用第一柵電壓驅(qū)動(dòng)PMOS裝置或NMOS裝置的任一個(gè)的柵極。利用第二柵電壓驅(qū)動(dòng)不是由第一柵電壓驅(qū)動(dòng)的PMOS裝置或NMOS裝置中的另一個(gè)的柵極，使得第一節(jié)點(diǎn)處的電壓近似等于第二節(jié)點(diǎn)處的電壓。第一節(jié)點(diǎn)可以通過第一電阻器耦合到第一基準(zhǔn)電壓源，并且第一節(jié)點(diǎn)可以通過第二電阻器耦合到第二基準(zhǔn)電壓源?？梢允褂镁哂休敵龅倪\(yùn)算放大器比較第一節(jié)點(diǎn)處的電壓與第二節(jié)點(diǎn)處的電壓，其中該輸出是第二柵電壓。
[0008]本公開的另一方面是一種具有逐次逼近寄存器(SAR)的模數(shù)轉(zhuǎn)換器(ADC)，其包括用于接收模擬信號(hào)的輸入以及具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的至少一個(gè)第一電容器，其中第一節(jié)點(diǎn)耦合到該輸入。第一 PMOS裝置將至少一個(gè)第一電容器的第二節(jié)點(diǎn)耦合到第一基準(zhǔn)電壓。第一 NMOS裝置將至少一個(gè)第一電容器的第二節(jié)點(diǎn)耦合到第二基準(zhǔn)電壓。第一柵電壓用于驅(qū)動(dòng)第一 PMOS裝置的柵極，并且第二柵電壓用于驅(qū)動(dòng)第一 NMOS裝置的柵極。當(dāng)由第二柵電壓驅(qū)動(dòng)時(shí)的第一 NMOS裝置的阻抗與當(dāng)由第一柵電壓驅(qū)動(dòng)時(shí)的第一 PMOS裝置的阻抗基本相同。ADC可以包括具有第一輸入和第二輸入的比較器，第一輸入親合到電容器的第一節(jié)點(diǎn)，并且第二節(jié)點(diǎn)耦合到預(yù)定電壓源。
[0009]ADC的一些特征可以包括輸入的第一分量，其中第一分量耦合到至少一個(gè)第一電容器的第一節(jié)點(diǎn)。輸入的第二分量可以耦合到具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的至少一個(gè)第二電容器的第一節(jié)點(diǎn)。第二 PMOS裝置可以將至少一個(gè)第二電容器的第二節(jié)點(diǎn)耦合到第一基準(zhǔn)電壓，并且第二 NMOS裝置可以將至少一個(gè)第二電容器的第二節(jié)點(diǎn)耦合到第二基準(zhǔn)電壓。第二柵電壓用于驅(qū)動(dòng)第二 NMOS裝置的柵極，并且第一柵電壓用于驅(qū)動(dòng)第二 PMOS裝置的柵極。當(dāng)由第二柵電壓驅(qū)動(dòng)時(shí)的第二 NMOS裝置的阻抗可以與當(dāng)由第一柵電壓驅(qū)動(dòng)時(shí)的第二 PMOS裝置的阻抗基本相同。
[0010]ADC的其他特征可以包括具有第一輸入和第二輸入的比較器，其中第一輸入耦合到至少一個(gè)第一電容器的第一節(jié)點(diǎn)，并且第二節(jié)點(diǎn)耦合到至少一個(gè)第二電容器的第一節(jié)點(diǎn)。比較器可以是僅鎖存比較器。
[0011]ADC的其他特征可以包括用于生成第二柵電壓的電路系統(tǒng)。該電路系統(tǒng)可以包括耦合到第一基準(zhǔn)電壓的第三PMOS裝置，其中第三PMOS裝置的柵極耦合到第一柵電壓。第三NMOS裝置可以耦合到第二基準(zhǔn)電壓，其中第三NMOS裝置的柵極耦合到第二柵電壓。第一節(jié)點(diǎn)具有在第一基準(zhǔn)電壓和第二基準(zhǔn)電壓之間的電壓。第二節(jié)點(diǎn)位于第三PM0s裝置和第三NMOS裝置之間。運(yùn)算放大器具有耦合到第一節(jié)點(diǎn)的第一輸入和耦合到第二節(jié)點(diǎn)的第二輸入。運(yùn)算放大器的輸出是第二柵電壓。第一節(jié)點(diǎn)可以通過第一電阻器耦合到第一基準(zhǔn)電壓，并且第一節(jié)點(diǎn)可以通過第二電阻器耦合到第二基準(zhǔn)電壓，其中第一電阻器和第二電阻器具有基本相同的值。
[0012]本公開的另一方面是用于生成第一柵電壓的電路系統(tǒng)。該電路系統(tǒng)包括耦合到第一基準(zhǔn)電壓的第三PMOS裝置，第三PMOS裝置的柵極耦合到第一柵電壓。第三NMOS裝置耦合到第二基準(zhǔn)電壓。第三NMOS裝置的柵極耦合到第二柵電壓。第一節(jié)點(diǎn)具有在第一基準(zhǔn)電壓和第二基準(zhǔn)電壓之間的電壓，并且第二節(jié)點(diǎn)位于第三PMOS裝置和第三NMOS裝置之間。運(yùn)算放大器可具有耦合到共模電壓的第一輸入和耦合到節(jié)點(diǎn)的第二輸入，其中運(yùn)算放大器的輸出為第一柵電壓。
【附圖說明】
[0013]圖1是與DAC連用的SAR環(huán)路的一個(gè)實(shí)施例的方框圖。
[0014]圖2是圖1的SAR環(huán)路的更詳細(xì)視圖。
[0015]圖3是用在圖1的SAR環(huán)路中的簡化DAC的視圖。
[0016]圖4是確定用于平衡圖3的NMOS裝置和PMOS裝置的阻抗所需的柵電壓的電路的一個(gè)實(shí)施例。
[0017]圖5是用于驅(qū)動(dòng)圖3的NMOS裝置的柵電壓的電平位移器的一個(gè)實(shí)施例。
[0018]圖6是描述用于均衡具有PMOS裝置和NMOS裝置的電路的阻抗的方法的流程圖。
【具體實(shí)施方式】
[0019]本文參照與數(shù)模轉(zhuǎn)換器(DAC)集成的逐次逼近寄存器(SAR)描述用于均衡PMOS裝置和NMOS裝置的阻抗的電路和方法。圖1是與DAC 102集成