一種同時(shí)實(shí)現(xiàn)計(jì)算加速和pciessd存儲(chǔ)的fpga方法
【專利說明】一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PC IESSD存儲(chǔ)的FPGA方法
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種FPGA方法，具體是一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIE SSD存儲(chǔ)的FPGA方法。
【背景技術(shù)】
[0003]隨著信息化的快速發(fā)展，高密度計(jì)算需求越來越多，對(duì)單服務(wù)器節(jié)點(diǎn)的計(jì)算能力和存儲(chǔ)10(輸入/輸出)能力要求越來越高。目前，企業(yè)市場(chǎng)廣泛采用PCIE SSD提高存儲(chǔ)的1能力；而對(duì)于計(jì)算能力，一般采用GPlKGraphics Processing Unit)加速卡或者FPGA加速卡。企業(yè)級(jí)GPU加速卡雖然計(jì)算能力強(qiáng)，但價(jià)格貴，功耗高，增加了企業(yè)成本。而FPGA加速卡相對(duì)GPU加速卡價(jià)格較低，功耗低，但同時(shí)使用PCIE SSD和FPGA加速卡，不但要占用多個(gè)服務(wù)器槽位，而且增加更多的功耗，增加了企業(yè)的成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIESSD存儲(chǔ)的FPGA方法，以解決上述【背景技術(shù)】中提出的問題。
[0005]為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIE SSD存儲(chǔ)的FPGA方法，使用了一片F(xiàn)PGA，F(xiàn)PGA內(nèi)集成了SSD控制器和算法加速器，F(xiàn)PGA內(nèi)還包含了SSD控制器，所述SSD控制器由FPGA內(nèi)邏輯實(shí)現(xiàn)，管理和控制SSD的閃存陣列，SSD控制器通過PCIE接口與服務(wù)器節(jié)點(diǎn)通信。
[0006]作為本發(fā)明進(jìn)一步的方案:所述算法加速器由FPGA邏輯實(shí)現(xiàn)，通過PCIE接口與服務(wù)器節(jié)點(diǎn)通信。
[0007]作為本發(fā)明進(jìn)一步的方案:所述FPGA內(nèi)還包含了DDR控制器。
[0008]作為本發(fā)明再進(jìn)一步的方案:所述FPGA內(nèi)還包含了直接內(nèi)存讀取模塊DMA，直接內(nèi)存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。
[0009]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:本發(fā)明在一個(gè)PCIE設(shè)備上實(shí)現(xiàn)了算法加速和SSD存儲(chǔ)兩個(gè)功能，減少了布局難度，降低了服務(wù)器節(jié)點(diǎn)的整體功耗，降低了企業(yè)的成本。
【附圖說明】
[0010]圖1為同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIESSD存儲(chǔ)的FPGA方法的結(jié)構(gòu)示意圖；圖2為同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIE SSD存儲(chǔ)的FPGA方法的流程圖。
【具體實(shí)施方式】
[0011]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0012]請(qǐng)參閱圖1，本發(fā)明實(shí)施例中，一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIESSD存儲(chǔ)的FPGA方法，使用了一片F(xiàn)PGA，F(xiàn)PGA內(nèi)集成了 SSD控制器和算法加速器，F(xiàn)PGA內(nèi)還包含了 SSD控制器，所述SSD控制器由FPGA內(nèi)邏輯實(shí)現(xiàn)，管理和控制SSD的閃存陣列，SSD控制器通過PCIE接口與服務(wù)器節(jié)點(diǎn)通信;所述算法加速器由FPGA邏輯實(shí)現(xiàn)，通過PCIE接口與服務(wù)器節(jié)點(diǎn)通信;所述FPGA內(nèi)還包含了 DDR控制器;所述FPGA內(nèi)還包含了直接內(nèi)存讀取模塊DMA，直接內(nèi)存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。
[0013]本發(fā)明的工作原理是:請(qǐng)參閱圖1，服務(wù)器節(jié)點(diǎn)通過PCIE接口和FPGA通信;FPGA內(nèi)部直接內(nèi)存讀取模塊DMA實(shí)現(xiàn)PCIE TLPCTransact1n Layer Package)協(xié)議層封裝和解析，獲取命令，分發(fā)和匯聚數(shù)據(jù)，上報(bào)中斷;SSD控制器接收直接內(nèi)存讀取模塊DMA分發(fā)的命令和數(shù)據(jù)，根據(jù)命令控制NAND FLASH陣列;算法加速器接收直接內(nèi)存讀取模塊DMA分發(fā)的命令和數(shù)據(jù)，根據(jù)命令做相應(yīng)算法的計(jì)算;DDR控制器為直接內(nèi)存讀取模塊DMA和算法加速器緩存數(shù)據(jù)。
[0014]本發(fā)明的實(shí)現(xiàn)步驟如下:1、根據(jù)實(shí)際計(jì)算密度需求和SSD容量選擇合適資源的FPGA、NAND FLASH、DDR SDRAM，按照?qǐng)D1所示，設(shè)計(jì)硬件。
[0015]2、根據(jù)圖2所示FPGA工作流程圖編寫關(guān)鍵模塊直接內(nèi)存讀取模塊DMA的RTL(Register Transfer Level)代碼。
[0016]3、根據(jù)圖1定義的FPGA內(nèi)部結(jié)構(gòu)在FPGA頂層例化、連接各個(gè)功能模塊，編寫FPGA的RTL頂層代碼。
[0017]4、根據(jù)圖2所示的FPGA工作流程圖編寫仿真平臺(tái)，完成系統(tǒng)仿真。
[0018]5、在FPGA編譯工具中添加時(shí)序約束，編譯RTL代碼，得到燒錄文件。
[0019]6、根據(jù)圖2所示流程圖編寫相應(yīng)的軟件驅(qū)動(dòng)。
[0020]對(duì)于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本發(fā)明。因此，無論從哪一點(diǎn)來看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。
[0021]此外，應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。
【主權(quán)項(xiàng)】
1.一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIE SSD存儲(chǔ)的FPGA方法，其特征在于，使用了一片F(xiàn)PGA，F(xiàn)PGA內(nèi)集成了 SSD控制器和算法加速器，F(xiàn)PGA內(nèi)還包含了 SSD控制器，所述SSD控制器由FPGA內(nèi)邏輯實(shí)現(xiàn)，管理和控制SSD的閃存陣列，SSD控制器通過PCIE接口與服務(wù)器節(jié)點(diǎn)通信。2.根據(jù)權(quán)利要求1所述的同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIESSD存儲(chǔ)的FPGA方法，其特征在于，所述算法加速器由FPGA邏輯實(shí)現(xiàn)，通過PCIE接口與服務(wù)器節(jié)點(diǎn)通信。3.根據(jù)權(quán)利要求1所述的同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIESSD存儲(chǔ)的FPGA方法，其特征在于，所述FPGA內(nèi)還包含了DDR控制器。4.根據(jù)權(quán)利要求1所述的同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIESSD存儲(chǔ)的FPGA方法，其特征在于，所述FPGA內(nèi)還包含了直接內(nèi)存讀取模塊DMA，直接內(nèi)存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。
【專利摘要】本發(fā)明公開了一種同時(shí)實(shí)現(xiàn)計(jì)算加速和PCIE？SSD存儲(chǔ)的FPGA方法，使用了一片F(xiàn)PGA，F(xiàn)PGA內(nèi)集成了SSD控制器和算法加速器，F(xiàn)PGA內(nèi)還包含了SSD控制器，所述FPGA內(nèi)還包含了直接內(nèi)存讀取模塊DMA，直接內(nèi)存讀取模塊DMA分別連接SSD控制器、DDR控制器和算法加速器。本發(fā)明在一個(gè)PCIE設(shè)備上實(shí)現(xiàn)了算法加速和SSD存儲(chǔ)兩個(gè)功能，減少了布局難度，降低了服務(wù)器節(jié)點(diǎn)的整體功耗，降低了企業(yè)的成本。
【IPC分類】G06F13/28, G06F13/16, G06F15/78
【公開號(hào)】CN105677595
【申請(qǐng)?zhí)枴緾N201610039292
【發(fā)明人】肖飛
【申請(qǐng)人】方一信息科技（上海）有限公司
【公開日】2016年6月15日
【申請(qǐng)日】2016年1月21日