芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)方法及裝置。
【背景技術(shù)】
[0002]隨著SOC芯片技術(shù)的發(fā)展，用戶對(duì)芯片性能要求越來越高，由于芯片的運(yùn)行頻率直接影響到性能，所以芯片的主頻越跑越高。同時(shí)由于SRAM存儲(chǔ)電路的復(fù)雜性，而且在功能上是要求收到命令的下一個(gè)時(shí)鐘節(jié)拍就完成操作，所以在芯片頻率快速提升的時(shí)候，SRAM的寫速度就明顯的成為了限制芯片頻率的關(guān)鍵路徑。目前的時(shí)序路徑是從SRAM的命令采集到SRAM內(nèi)部取數(shù)并輸出到SRAM端口再到發(fā)出命令的單元完成數(shù)據(jù)采樣(特別在總線上掛載的模塊多的時(shí)候，SRAM返回命令發(fā)起端的數(shù)據(jù)路徑會(huì)非常的長(zhǎng)從而造成很大的延時(shí))。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題，在于提供一種根據(jù)運(yùn)行頻率自動(dòng)調(diào)節(jié)時(shí)序路徑的SRAM寫速度的方法和裝置，在低頻時(shí)采用原始的SRAM時(shí)序路徑，在運(yùn)行頻率超過SRAM的最高頻率時(shí)，米用自動(dòng)延遲SRAM的與完成有效指不位的時(shí)間，大幅提尚SRAM的最尚運(yùn)彳丁頻率。
[0004]本發(fā)明方法是這樣實(shí)現(xiàn)的:一種芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)方法，包括下述步驟:芯片初始化完成后開始工作并產(chǎn)生工作時(shí)鐘;根據(jù)芯片輸入的低頻時(shí)鐘和所述工作時(shí)鐘進(jìn)行工作時(shí)鐘頻率判斷;所述寫控制存儲(chǔ)器單元輸出寫命令和寫數(shù)據(jù)給存儲(chǔ)器單元進(jìn)行寫操作，同時(shí)在寫命令的一個(gè)工作時(shí)鐘周期后將原始寫完成指示位設(shè)置為有效；所述存儲(chǔ)器單元根據(jù)收到的寫命令和寫數(shù)據(jù)和工作時(shí)鐘，在使用工作時(shí)鐘采樣到寫命令后，經(jīng)過其電路固有的寫入動(dòng)作延遲時(shí)間后輸出原始寫完成指示位;所述原始寫完成指示位分別經(jīng)一級(jí)延遲一個(gè)周期和經(jīng)兩級(jí)延遲兩個(gè)周期得到延遲一個(gè)周期后的寫完成指示位和延遲兩個(gè)周期后的寫完成指示位;根據(jù)所述工作時(shí)鐘頻率判斷的結(jié)果進(jìn)行通路選擇操作，將所述原始寫完成指示位、所述延遲一個(gè)周期后的寫完成指示位以及所述延遲兩個(gè)周期后的與完成指不位這二個(gè)輸入中的一路選為與完成指不位。
[0005]進(jìn)一步的，所述工作時(shí)鐘頻率判斷的具體過程是:
[0006]對(duì)工作時(shí)鐘進(jìn)行計(jì)數(shù);使用低頻時(shí)鐘對(duì)所述計(jì)數(shù)所得的實(shí)時(shí)計(jì)數(shù)值進(jìn)行采樣，并將每次采樣值對(duì)前一次的采樣值做減法操作，得到差值;該差值就代表每個(gè)低頻時(shí)鐘周期內(nèi)有多少個(gè)工作時(shí)鐘周期;得到每個(gè)低頻時(shí)鐘周期內(nèi)有多少個(gè)工作時(shí)鐘周期值后，讀取芯片初始化時(shí)預(yù)存的檔位門閥值，該檔位門閥值包括延遲一周期門閥值和延遲兩個(gè)周期門閥值;將檔位門閥值與低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值進(jìn)行比較，判斷工作時(shí)鐘周期落入哪個(gè)區(qū)間；如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比所述延遲一周期門閥值小，則說明工作時(shí)鐘周期比較慢，不需要進(jìn)行延遲處理;如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比所述延遲一周期門閥值大，但是小于所述延遲兩個(gè)周期門閥值，則所述存儲(chǔ)器單元需要進(jìn)行延遲一周期處理；如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比延遲兩個(gè)周期門閥值大，則存儲(chǔ)器單元需要進(jìn)行延遲兩個(gè)周期處理;所述判斷的判斷結(jié)果作為所述通路選擇操作的根據(jù)。
[0007]本發(fā)明裝置是這樣實(shí)現(xiàn)的:一種芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)裝置，包括時(shí)鐘產(chǎn)生單元、頻率監(jiān)控判斷單元、存儲(chǔ)器單元、寫控制器單元、第一級(jí)寫完成緩存寄存器單元、第二級(jí)寫完成緩存寄存器單元以及通路選擇器單元;所述時(shí)鐘產(chǎn)生單元分別與所述頻率監(jiān)控判斷單元、存儲(chǔ)器單元、寫控制器單元以及第一級(jí)寫完成緩存寄存器單元連接；所述寫控制器單元通過所述存儲(chǔ)器單元依次與第一級(jí)寫完成緩存寄存器單元、第二級(jí)寫完成緩存寄存器單元連接;所述頻率監(jiān)控判斷單元、存儲(chǔ)器單元、第一級(jí)寫完成緩存寄存器單元以及第二級(jí)寫完成緩存寄存器單元還直接連接所述通路選擇器單元；
[0008]芯片初始化完成后開始工作；所述時(shí)鐘產(chǎn)生單元產(chǎn)生工作時(shí)鐘，并送往所述頻率監(jiān)控判斷單元、存儲(chǔ)器單元、第一級(jí)寫完成緩存寄存器單元和寫控制器單元;所述頻率監(jiān)控判斷單元根據(jù)輸入的低頻時(shí)鐘和工作時(shí)鐘進(jìn)行工作時(shí)鐘頻率判斷，并將判斷結(jié)果送往所述通路選擇器單元;所述寫控制存儲(chǔ)器單元輸出寫命令和寫數(shù)據(jù)給所述存儲(chǔ)器單元進(jìn)行寫操作，同時(shí)在寫命令的一個(gè)工作時(shí)鐘周期后將原始寫完成指示位設(shè)置為有效;所述存儲(chǔ)器單元根據(jù)收到的寫命令和寫數(shù)據(jù)和工作時(shí)鐘，在使用工作時(shí)鐘采樣到寫命令后，經(jīng)過其電路固有的寫入動(dòng)作延遲時(shí)間后輸出原始寫完成指示位，送到所述通路選擇器單元和所述第一級(jí)寫完成緩存寄存器單元;所述第一級(jí)寫完成緩存寄存器單元對(duì)收到的原始寫完成指示位延遲一個(gè)周期得到延遲一個(gè)周期后的寫完成指示位后送至所述通路選擇器單元和第二級(jí)寫完成緩存寄存器單元;所述第二級(jí)寫完成緩存寄存器單元對(duì)收到的原始寫完成指示位再延遲一個(gè)周期得到延遲兩個(gè)周期后的寫完成指示位后送到所述通路選擇器單元;所述通路選擇器單元根據(jù)收到的頻率監(jiān)控判斷單元輸出的判斷結(jié)果進(jìn)行通路選擇操作，將原始寫完成指示位、延遲一個(gè)周期后的寫完成指示位以及延遲兩個(gè)周期后的寫完成指示位這三個(gè)輸入中的一路選為與完成指不位。
[0009]進(jìn)一步的，所述頻率監(jiān)控判斷單元進(jìn)一步包括門閥值存儲(chǔ)單元、計(jì)數(shù)器單元以及多拍切換判斷單元，所述門閥值存儲(chǔ)單元和計(jì)數(shù)器單元均連接所述多拍切換判斷單元，且計(jì)數(shù)器單元還連接所述時(shí)鐘產(chǎn)生單元，所述多拍切換判斷單元還連接通路選擇器單元；
[0010]所述計(jì)數(shù)器單元對(duì)工作時(shí)鐘進(jìn)行計(jì)數(shù);所述多拍切換判斷單元使用低頻時(shí)鐘對(duì)所述計(jì)數(shù)器單元輸出的實(shí)時(shí)計(jì)數(shù)值進(jìn)行采樣，并將每次采樣值對(duì)前一次的采樣值做減法操作，得到差值;該差值就代表每個(gè)低頻時(shí)鐘周期內(nèi)有多少個(gè)工作時(shí)鐘周期;得到每個(gè)低頻時(shí)鐘周期內(nèi)有多少個(gè)工作時(shí)鐘周期值后，所述多拍切換判斷單元讀取所述門閥值存儲(chǔ)單元中芯片初始化時(shí)預(yù)存的檔位門閥值，該檔位門閥值包括延遲一周期門閥值和延遲兩個(gè)周期門閥值;將檔位門閥值與低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值進(jìn)行比較，判斷工作時(shí)鐘周期落入哪個(gè)區(qū)間；如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比所述延遲一周期門閥值小，則說明工作時(shí)鐘周期比較慢，不需要進(jìn)行延遲處理;如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比所述延遲一周期門閥值大，但是小于所述延遲兩個(gè)周期門閥值，則所述存儲(chǔ)器單元需要進(jìn)行延遲一周期處理；如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比延遲兩個(gè)周期門閥值大，則存儲(chǔ)器單元需要進(jìn)行延遲兩個(gè)周期處理;所述判斷的判斷結(jié)果被送到所述通路選擇器單元作為所述通路選擇操作的根據(jù)。
[0011]本發(fā)明具有如下優(yōu)點(diǎn):本發(fā)明通過頻率監(jiān)控判斷單元基于外部輸入的一個(gè)低頻時(shí)鐘來判斷工作時(shí)鐘為高頻率、中頻率還是低頻率，用于給通路選擇單元進(jìn)行通路選擇控制，在工作時(shí)鐘為低頻時(shí)采用原始的SRAM時(shí)序路徑，在工作時(shí)鐘為高頻時(shí)，通過延遲SRAM的寫完成有效時(shí)間，使SRAM的寫動(dòng)作在多個(gè)周期內(nèi)完成，不會(huì)拖慢整個(gè)系統(tǒng)的速度，所以得以提高整個(gè)系統(tǒng)和SRAM的運(yùn)行頻率;且工作時(shí)鐘為低頻和高頻的時(shí)序路徑能自動(dòng)完成切換。
【附圖說明】
[0012]下面參照附圖結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步的說明。
[0013]圖1為本發(fā)明芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)裝置的結(jié)構(gòu)框圖。
[0014]圖2為本發(fā)明自適應(yīng)調(diào)節(jié)裝置中頻率監(jiān)控判斷單元的詳細(xì)結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0015]本發(fā)明的芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)方法，包括下述步驟:
[0016]芯片初始化完成后開始工作并產(chǎn)生工作時(shí)鐘；
[0017]根據(jù)芯片輸入的低頻時(shí)鐘和所述工作時(shí)鐘進(jìn)行工作時(shí)鐘頻率判斷；
[0018]所述寫控制存儲(chǔ)器單元輸出寫命令和寫數(shù)據(jù)給存儲(chǔ)器單元進(jìn)行寫操作，同時(shí)在寫命令的一個(gè)工作時(shí)鐘周期后將原始寫完成指示位設(shè)置為有效；
[0019]所述存儲(chǔ)器單元根據(jù)收到的寫命令和寫數(shù)據(jù)和工作時(shí)鐘，在使用工作時(shí)鐘采樣到寫命令后，經(jīng)過其電路固有的寫入動(dòng)作延遲時(shí)間后輸出原始寫完成指示位；
[0020]所述原始寫完成指示位分別經(jīng)一級(jí)延遲一個(gè)周期和經(jīng)兩級(jí)延遲兩個(gè)周期得到延遲一個(gè)周期后的寫完成指示位和延遲兩個(gè)周期后的寫完成指示位；
[0021]根據(jù)所述工作時(shí)鐘頻率判斷的結(jié)果進(jìn)行通路選擇操作，將所述原始寫完成指示位、所述延遲一個(gè)周期后的寫完成指示位以及所述延遲兩個(gè)周期后的寫完成指示位這三個(gè)輸入中的一路選為與完成指不位。
[0022]其中，所述工作時(shí)鐘頻率判斷的具體過程是:
[0023]對(duì)工作時(shí)鐘進(jìn)行計(jì)數(shù)；
[0024]使用低頻時(shí)鐘對(duì)所述計(jì)數(shù)所得的實(shí)時(shí)計(jì)數(shù)值進(jìn)行采樣，并將每次采樣值對(duì)前一次的采樣值做減法操作，得到差值;該差值就代表每個(gè)低頻時(shí)鐘周期內(nèi)有多少個(gè)工作時(shí)鐘周期；
[0025]得到每個(gè)低頻時(shí)鐘周期內(nèi)有多少個(gè)工作時(shí)鐘周期值后，讀取芯片初始化時(shí)預(yù)存的檔位門閥值，該檔位門閥值包括延遲一周期門閥值和延遲兩個(gè)周期門閥值；
[0026]將檔位門閥值與低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值進(jìn)行比較，判斷工作時(shí)鐘周期落入哪個(gè)區(qū)間；
[0027]如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比所述延遲一周期門閥值小，則說明工作時(shí)鐘周期比較慢，不需要進(jìn)行延遲處理；
[0028]如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比所述延遲一周期門閥值大，但是小于所述延遲兩個(gè)周期門閥值，則所述存儲(chǔ)器單元需要進(jìn)行延遲一周期處理；
[0029]如果低頻時(shí)鐘周期內(nèi)的工作時(shí)鐘周期值比延遲兩個(gè)周期門閥值大，則存儲(chǔ)器單元需要進(jìn)行延遲兩個(gè)周期處理；
[0030]所述判斷的判斷結(jié)果作為所述通路選擇操作的根據(jù)。
[0031 ] 本發(fā)明上述的芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)方法在具體實(shí)現(xiàn)時(shí)，可通過本發(fā)明測(cè)試裝置來實(shí)現(xiàn)。
[0032]如圖1和圖2所示，本發(fā)明的芯片存儲(chǔ)器寫操作時(shí)序路徑自適應(yīng)調(diào)節(jié)裝置，包括時(shí)鐘產(chǎn)生單元101、頻率監(jiān)控判斷單元102、存儲(chǔ)器單元103、寫控制器單元104、第一級(jí)寫完成緩存寄存器單元105、第二級(jí)寫完成緩存寄存器單元106以及通路選擇器單元107;
[0033]所述時(shí)鐘產(chǎn)生單元101分別與所述頻率監(jiān)控判斷單元102、存儲(chǔ)器單元103、寫控制器單元104以及第一級(jí)寫完成緩存寄存器單元105連接;所述寫控制器單元104通過所述存儲(chǔ)器單元103依次與第一級(jí)寫完成緩存寄存器單元105、第二級(jí)寫完成緩存寄存器單元106連接;所述頻率監(jiān)控判斷單元102、存儲(chǔ)器單元