主板供電電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種主板供電電路。
【背景技術(shù)】
[0002] 隨著筆記本計(jì)算機(jī)的飛速發(fā)展，筆記本計(jì)算機(jī)的性能越來越強(qiáng)大，筆記本計(jì)算機(jī) 的功耗也越來越大。一般地，在筆記本計(jì)算機(jī)處于睡眠（standby，S3)、休眠（hibernation， S4)和關(guān)閉（power off，S5)等待機(jī)狀態(tài)時(shí)，大部分硬件都可進(jìn)入關(guān)閉狀態(tài)。但是，在待機(jī)狀 態(tài)下仍然需要考慮電池會(huì)有充電的需要。因此，在待機(jī)狀態(tài)并且不需要充電的狀況下，造成 了大部份時(shí)間多余的能源消耗。電池充電動(dòng)作，是由嵌入式控制器（embedded controller， EC)來控制的。EC經(jīng)由不斷的讀取電池狀態(tài)和電源適配器（adaptor)的存在與否來決定是 否要進(jìn)行充電。此外，不論電源適配器（adaptor)和電池是否同時(shí)存在系統(tǒng)中，或者分別單 獨(dú)存在，在待機(jī)狀態(tài)下，EC會(huì)固定時(shí)間處于喚醒狀態(tài)（wake up)，來確認(rèn)電源開關(guān)是否開啟。 因此，在待機(jī)狀態(tài)且電池不需要充電時(shí)，筆記本計(jì)算機(jī)仍會(huì)消耗一定的功耗。

【發(fā)明內(nèi)容】

[0003] 鑒于以上內(nèi)容，有必要提供一種筆記本計(jì)算機(jī)在待機(jī)狀態(tài)時(shí)減少功耗的主板供電 電路。
[0004] -種主板供電電路，包括用于連接供電電源的主板及連接所述主板的控制電路， 所述供電電源用于給筆記本計(jì)算機(jī)供電及給電池充電，所述供電電源通過所述控制電路給 所述主板供電，所述主板用以在檢測(cè)到所述筆記本計(jì)算機(jī)處于待機(jī)狀態(tài)時(shí)斷開所述控制電 路，從而所述供電電源不供電給所述主板，所述主板還用以在檢測(cè)到所述電池需要充電時(shí) 導(dǎo)通所述控制電路，從而所述供電電源能給所述主板供電及給所述電池充電。
[0005] 優(yōu)選地，所述控制電路包括第一晶體管及第二晶體管，所述第一晶體管連接所述 供電電源及連接所述主板，所述第二晶體管連接于所述主板與所述第一晶體管之間，所述 主板在檢測(cè)到所述電池需要充電時(shí)導(dǎo)通所述第二晶體管，所述第一晶體管在所述第二晶體 管導(dǎo)通后導(dǎo)通，所述供電電源在所述第一晶體管導(dǎo)通后給所述主板供電。
[0006] 優(yōu)選地，所述控制電路還包括第三晶體管，所述第一晶體管連接所述供電電源及 連接所述主板，所述主板用在檢測(cè)到所述筆記本計(jì)算機(jī)處于所述待機(jī)狀態(tài)時(shí)斷開所述第一 晶體管及所述第三晶體管。
[0007] 優(yōu)選地，所述主板供電電路還包括判斷電路，所述判斷電路在判斷所述電池需要 充電時(shí)導(dǎo)通所述第三晶體管，所述供電電源在所述第三晶體管導(dǎo)通后給所述主板供電。
[0008] 優(yōu)選地，所述控制電路還包括第四晶體管，所述第四晶體管連接所述主板及連接 所述第三晶體管，所述判斷電路包括連接所述第四晶體管的第五晶體管，所述判斷電路在 判斷所述電池需要充電時(shí)導(dǎo)通所述第五晶體管，所述第四晶體管在所述第五晶體管導(dǎo)通后 導(dǎo)通，所述第三晶體管在所述第四晶體管導(dǎo)通后導(dǎo)通。
[0009] 優(yōu)選地，所述判斷電路還包括連接所述第五晶體管的第六晶體管，所述判斷電路 在判斷所述電池的電量低于參考電量時(shí)導(dǎo)通第六晶體管，所述第五晶體管在所述第六晶體 管導(dǎo)通后導(dǎo)通，所述第四晶體管在所述第五晶體管導(dǎo)通后導(dǎo)通，所述第三晶體管在所述第 四晶體管導(dǎo)通后導(dǎo)通，所述供電電源在所述第三晶體管導(dǎo)通后給所述電池充電。
[0010] 優(yōu)選地，所述主板包括一系統(tǒng)模組及一嵌入式控制器，所述系統(tǒng)模組用以檢測(cè)到 所述筆記本計(jì)算機(jī)處于所述待機(jī)狀態(tài)后斷開所述控制電路，從而所述供電電源不供電給所 述嵌入式控制器。
[0011] 優(yōu)選地，所述主板還包括連接于所述控制電路與所述嵌入式控制器之間的電壓調(diào) 節(jié)器，所述主板還用以在檢測(cè)到所述電池需要充電時(shí)導(dǎo)通所述控制電路，從而使所述供電 電源通過所述電壓調(diào)節(jié)器給所述主板供電。
[0012] 優(yōu)選地，所述主板供電電路還包括判斷電路，所述判斷電路在判斷所述電池需要 充電時(shí)發(fā)送充電請(qǐng)求信號(hào)，所述充電請(qǐng)求信號(hào)通過所述控制電路傳送至所述系統(tǒng)模組，所 述系統(tǒng)模組接收到所述充電請(qǐng)求信號(hào)后發(fā)送充電允許信號(hào)給所述供電電源，所述供電電源 給所述電池充電并給所述嵌入式控制器供電。
[0013] 優(yōu)選地，所述主板還用以在檢測(cè)到所述筆記本計(jì)算機(jī)的電源開關(guān)被開啟時(shí)導(dǎo)通所 述控制電路，從而所述供電電源給所述主板供電。
[0014] 與現(xiàn)有技術(shù)相比，所述主板供電電路中，當(dāng)所述電池需要充電時(shí)導(dǎo)通所述控制電 路，所述供電電源給所述主板供電，當(dāng)所述筆記本計(jì)算機(jī)處于所述待機(jī)狀態(tài)時(shí)斷開所述控 制電路，從而所述供電電源不供電給所述主板，以減少功耗。
【附圖說明】
[0015] 圖1是本發(fā)明主板供電電路的一較佳實(shí)施方式的一功能模塊圖。
[0016] 圖2是本發(fā)明主板供電電路的一較佳實(shí)施方式的一電路連接圖。
[0017] 主要元件符號(hào)說明
如下【具體實(shí)施方式】將結(jié)合上述附圖進(jìn)一步說明本發(fā)明。
【具體實(shí)施方式】
[0018] 請(qǐng)參閱圖1，本發(fā)明主板供電電路的一較佳實(shí)施方式，一種主板供電電路，應(yīng)用于 一筆記本計(jì)算機(jī)中，包括一主板10、一控制電路20及一判斷電路30。
[0019] 所述主板10通過一電源適配器（adaptor)70連接一供電電源50。所述供電電源 50用于給一電池60充電。所述供電電源50用于通過所述電源適配器70給所述筆記本計(jì) 算機(jī)及給所述電池60供電。所述電池60用于在所述供電電源50不供電給所述筆記本計(jì) 算機(jī)時(shí)給所述筆記本計(jì)算機(jī)供電。
[0020] 所述主板10包括一系統(tǒng)模組13、一嵌入式控制器15及一電壓調(diào)節(jié)器17。所述系 統(tǒng)模組13用以檢測(cè)所述筆記本計(jì)算機(jī)的工作狀態(tài)是否處于一待機(jī)狀態(tài)。在一實(shí)施例中，所 述筆記本計(jì)算機(jī)的待機(jī)狀態(tài)包括睡眠狀態(tài)（S3狀態(tài))、休眠狀態(tài)（S4狀態(tài))及關(guān)閉狀態(tài)（S5狀 態(tài))。所述系統(tǒng)模組13用以在檢測(cè)到所述筆記本計(jì)算機(jī)處于所述待機(jī)狀態(tài)時(shí)，斷開所述控 制電路20,從而所述供電電源50不供電給所述嵌入式控制器15。所述系統(tǒng)模組13還用以 檢測(cè)到所述筆記本計(jì)算機(jī)被開啟時(shí)發(fā)送一開啟信號(hào)而導(dǎo)通所述控制電路20,從而所述供電 電源50給所述嵌入式控制器15供電。
[0021] 請(qǐng)參閱圖2,所述控制電路20包括多個(gè)晶體管，多個(gè)二極管及多個(gè)電阻。所述控 制電路20的多個(gè)晶體管包括一第一晶體管Q1、一第二晶體管Q2、一第三晶體管Q3、一第四 晶體管Q4及一第五晶體管Q5。所述控制電路20的多個(gè)二極管包括一第一二極管D1，一第 二二極管D2, 一第三二極管D3,及一第四二極管D4。
[0022] 所述判斷電路30包括多個(gè)晶體管及多個(gè)電阻。所述判斷電路30的多個(gè)晶體管包 括一第六晶體管Q6及一第七晶體管Q7。
[0023] 在一實(shí)施例中，所述晶體管均為場(chǎng)效應(yīng)管，所述第一晶體管Q1、所述第二晶體管 Q2、所述第四晶體管Q4、所述第五晶體管Q5及所述第六晶體管Q6為N溝道場(chǎng)效應(yīng)管，所述 第三晶體管Q3及所述第七晶體管Q7為P溝道場(chǎng)效應(yīng)管。
[0024] 所述供電電源50連接所述電源適配器70。所述電池60與所述電源適配器70相 連接后連接所述第一晶體管Q1的源極S，所述第一晶體管Q1的漏極D連接所述電壓調(diào)節(jié)器 17。所述第一晶體管Q1的源極S與所述第一晶體管Q1的柵極G之間連接一第一電阻R1。 所述第一晶體管Q1的柵極G與所述第二晶體管Q2的漏極D之間連接一第二電阻R2。所 述第二晶體管Q2的源極S接地。所述第二晶體管Q2的柵極G連接所述第一二極管D1的 負(fù)極及連接所述第二二極管D2的負(fù)極。所述第一二極管D1的正極連接所述嵌入式控制器 15。所述第二二極管D2的正極連接所述