移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。
【背景技術(shù)】
[0002]TFT_LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶體管液晶顯示裝置)實(shí)現(xiàn)一幀畫面顯示的基本原理是通過柵極(Gate)驅(qū)動從上到下依次對每一行像素輸入一定寬度的方波進(jìn)行選通，再通過源極(Source)驅(qū)動每一行像素所需的信號依次從上往下輸出。目前制造這樣一種結(jié)構(gòu)的顯示器件通常是柵極驅(qū)動電路和源極驅(qū)動電路通過C0F(Chip On Film，覆晶薄膜)或C0G(Chip On Glass，芯片直接固定在玻璃上)工藝制作在玻璃面板上的，但是當(dāng)分辨率較高時，柵極驅(qū)動電路和源極驅(qū)動電路的輸出均較多，驅(qū)動電路的長度也將增大，這將不利于模組驅(qū)動電路的壓焊(Bonding)工藝。
[0003]為了克服以上問題，現(xiàn)有顯示器件的制造采用G0A(Gate Drive On Array)電路的設(shè)計(jì)，相比現(xiàn)有的COF或COG工藝，其不僅節(jié)約了成本，而且可以做到面板兩邊對稱的美觀設(shè)計(jì)，同時也可省去柵極驅(qū)動電路的Bonding區(qū)域以及外圍布線空間，從而實(shí)現(xiàn)了顯示裝置窄邊框的設(shè)計(jì)，提高了顯示裝置的產(chǎn)能和良率。但是現(xiàn)有的GOA電路的設(shè)計(jì)也存在著一定的問題，現(xiàn)有的GOA電路中的每個移位寄存器的薄膜晶體管(TFT)的個數(shù)較多，且每個移位寄存器只能用于驅(qū)動一行柵線，故占用空間較大，所以進(jìn)一步減小GOA電路的占用空間，才可以實(shí)現(xiàn)真正意義上的窄邊框設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題包括，針對現(xiàn)有的移位寄存器存在的上述問題，提供一種結(jié)構(gòu)簡單、功耗較低的移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。
[0005]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種移位寄存器，包括:輸入單元、輸出單元、掃描方向選擇單元、數(shù)據(jù)鎖存單元;其中，
[0006]所述掃描方向選擇單元，連接正向掃描輸入端、反向掃描輸入端，正向輸入端、反向輸入端，以及所述數(shù)據(jù)鎖存單元，用于根據(jù)所述正向輸入端、反向輸入端所輸入的信號控制所述正向掃描輸入端或所述反向掃描輸入端所輸入的信號傳輸給所述數(shù)據(jù)鎖存單元，以實(shí)現(xiàn)正向掃描或者反向掃描；
[0007]所述輸入單元，連接第一時鐘信號輸入端、正向掃描輸入端、反向掃描輸入端、低電平信號端，以及數(shù)據(jù)鎖存單元，用于根據(jù)所述正向掃描信號輸入端和所述反向掃描信號輸入端中的一者，以及第一時鐘信號輸入端所輸入的信號控制寫入至所述數(shù)據(jù)鎖存單元中的信號；
[0008]所述數(shù)據(jù)鎖存單元，連接復(fù)位信號輸入端、所述輸入單元、所述輸出單元、所述掃描方向選擇單元，以及高電平信號端，用于根據(jù)所述輸出單元所輸入的信號的控制將與所述掃描方向選擇單元所輸出的信號進(jìn)行鎖存；
[0009]所述輸出單元，連接第二時鐘信號輸入端、所述數(shù)據(jù)鎖存單元、低電平信號輸出端、復(fù)位信號輸入端，以及信號輸出端，用于根據(jù)所述第二時鐘信號輸入端、復(fù)位信號輸入端所輸入的信號控制，將所述數(shù)據(jù)鎖存單元鎖存的信號通過所述信號輸出端輸出。
[0010]優(yōu)選的是，所述數(shù)據(jù)鎖存單元包括:第一晶體管、第二晶體管、第三晶體管、第一反相器、第二反相器、第三反相器，以及第四反相器;其中，所述第一晶體管為N型管，所述第二晶體管和第三晶體管為P型管；
[0011]所述第一晶體管的第一極連接掃描方向選擇單元，第二極連接所述第二晶體管的第一極和所述第二反相器的輸入端，控制連接所述第一反相器的輸入端和所述輸入單元；
[0012]所述第二晶體管的第一極連接所述第二反相器的輸入端，第二極連接所述第三反相器的輸出端，控制極連接所述第一反相器的輸出端；
[0013]所述第三晶體管的第一極連接所述高電平信號端，第二極連接所述第三反相器的輸入端和所述第四反相器的輸入端，控制極連接復(fù)位信號輸入端；
[0014]所述第二反相器的輸出端連接所述第三反相器的輸入端和所述第四反相器的輸入端;所述第四反相器的輸出端連接所述輸出單元。
[0015]優(yōu)選的是，所述掃描方向選擇單元包括:第一傳輸門和第二傳輸門；其中，
[0016]所述第一傳輸門的輸入端連接正向掃描輸入端，輸出端連接所述數(shù)據(jù)鎖存單元和所述第二傳輸門的輸出端，第一控制端連接反向輸入端，第二控制端連接正向輸入端；
[0017]所述第二傳輸門的輸入端連接反向掃描輸入端，輸出端連接所述數(shù)據(jù)鎖存單元，第一控制端連接正向輸入端，第二控制端連接反向輸入端。
[0018]優(yōu)選的是，所述輸入單元包括:第四晶體管、第五反相器、第三傳輸門，以及與非門；其中，所述第四晶體管為N型管；
[0019]所述第四晶體管的第一極連接所述第三傳輸門的輸出端和數(shù)據(jù)鎖存單元，第二極連接所述低電平信號端，控制極連接與非門的輸出端；
[0020]所述第五反相器的輸入端連接所述與非門的輸出端，輸入端連接所述第三傳輸門的第二控制端；
[0021]所述第三傳輸門的輸入端連接所述第一時鐘信號輸入端，第一控制端連接所述與非門的輸出端，輸出端連接所述數(shù)據(jù)鎖存單元；
[0022]所述與非門的第一輸入端連接正向掃描信號輸入端，第二端連接所述反向信號掃描輸入端。
[0023]優(yōu)選的是，所述輸出單元包括:第五晶體管、第六晶體管、第七晶體管、第六反相器、第七反相器、第八反相器，以及第四傳輸門；其中，所述第五晶體管為P型管，所述第六晶體管和所述第七晶體管為N型管；
[0024]所述第五晶體管的第一極連接所述高電平信號端，第二極連接所述第六晶體管的第一極和所述第七反相器的輸入端，控制極連接所述第六晶體管的控制極和所述復(fù)位信號輸入端；
[0025]所述第六晶體管的第一極連接所述第七反相器的輸入端，第二極連接第七晶體管的第一極，控制極連接復(fù)位信號輸入端；
[0026]所述第七晶體管的第一極連接所述第六晶體管的第二極，第二極連接所述低電平信號端，控制極連接所述第六反相器的輸出端和所述第四傳輸門的第一控制端；
[0027]所述第六反相器的輸入端連接所述數(shù)據(jù)鎖存單元，輸出端連接所述第四傳輸門的第一控制端；
[0028]所述第七反相器的輸入端連接所述傳輸門的輸出端，輸出端連接所述第八反相器的輸入端;所述第八反相器的輸出端連接信號輸出端；
[0029]所述第四傳輸門的輸入端連接第二時鐘信號輸入端，輸出端連接所述第七反相器的輸入端，第一控制端連接所述第六反相器的輸出端，第二控制端連接所述數(shù)據(jù)鎖存單元。
[0030]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種移位寄存器的驅(qū)動方法，包括:
[0031]初始化階段:輸入單元根據(jù)正向掃描控制信號輸入端、反向掃描信號輸入端、第一時鐘信號輸入端所輸入的信號將移位鎖存單元的輸出拉低；同時，輸出單元根據(jù)第二時鐘信號輸入端和復(fù)位信號輸入端所輸入的信號將信號輸出端的電位拉低；
[0032]數(shù)據(jù)鎖存階段:數(shù)據(jù)鎖存單元根據(jù)輸入單元所輸出的信號控制將所述掃描方向選擇單元所輸出的信號進(jìn)行鎖存；
[0033]輸出階段:輸出單元根據(jù)第二時鐘信號輸入端和復(fù)位信號輸入端所輸入的信號將數(shù)據(jù)鎖存單元中鎖存的信號輸出；
[0034]復(fù)位階段，移位鎖存單元和輸出單元均根據(jù)復(fù)位信號輸入端所輸入的信號的控制，將各自所輸出的信號進(jìn)行拉低