一種獲取fdd系統(tǒng)下行信道矩陣的方法及裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及通信領(lǐng)域，尤其涉及一種獲取頻分雙工(Frequency Divis1nDuplexing，簡(jiǎn)稱FDD)系統(tǒng)下行信道矩陣的方法及裝置。
【背景技術(shù)】
[0002]為了提高系統(tǒng)傳輸性能，長(zhǎng)期演進(jìn)(Long Term Evolut1n，簡(jiǎn)稱LTE)中引入了預(yù)編碼技術(shù)。在H)D LTE的預(yù)編碼過程中，通常采用閉環(huán)反饋機(jī)制，終端側(cè)通過信道估計(jì)得到FDD系統(tǒng)中用戶設(shè)備(User Equipment，簡(jiǎn)稱UE)的下行信道矩陣，獲取該下行信道矩陣對(duì)應(yīng)的預(yù)編碼矩陣指示(Precoding Matrix Indicator，簡(jiǎn)稱PMI)，向基站反饋PMI，以指示基站實(shí)現(xiàn)對(duì)發(fā)射信號(hào)的預(yù)編碼。
[0003]但是，移動(dòng)通信系統(tǒng)中，終端的高速移動(dòng)使得信道環(huán)境時(shí)變(例如，處于高鐵車廂中的終端)，而時(shí)變的信道環(huán)境導(dǎo)致終端的信道估計(jì)不及時(shí)，獲取的下行信道矩陣不準(zhǔn)確，進(jìn)而導(dǎo)致反饋的上行PMI不能準(zhǔn)確反應(yīng)當(dāng)前的信道狀態(tài);若基站采用這樣的PMI選擇碼本傳輸數(shù)據(jù)，將會(huì)造成系統(tǒng)性能的下降。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實(shí)施例提供一種獲取FDD系統(tǒng)下行信道矩陣的方法及裝置，實(shí)現(xiàn)準(zhǔn)確獲取FDD系統(tǒng)中UE的下行信道矩陣，便于獲取準(zhǔn)確衡量終端當(dāng)前的信道狀況PMI以傳輸數(shù)據(jù)，提尚系統(tǒng)性能。
[0005]為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案:
[0006]本發(fā)明的第一方面，提供一種獲取roD系統(tǒng)PMI的方法，包括:
[0007]讀取與所述H)D系統(tǒng)共站部署的時(shí)分雙工(Time Divis1n Duplexing，簡(jiǎn)稱TDD)系統(tǒng)中第一 UE的當(dāng)前上行信道矩陣；
[0008]根據(jù)所述當(dāng)前上行信道矩陣，獲取所述roD系統(tǒng)中第二UE的下行信道矩陣；其中，所述第一 UE與所述第二 UE頻段差小于或等于預(yù)設(shè)門限。
[0009]本發(fā)明的第二方面，提供一種獲取roD系統(tǒng)下行信道矩陣的裝置，包括:
[0010]讀取單元，用于讀取與所述roD系統(tǒng)共站部署的TDD系統(tǒng)中第一UE的當(dāng)前上行信道矩陣；
[0011]獲取單元，用于根據(jù)所述讀取單元讀取的所述當(dāng)前上行信道矩陣，獲取所述roD系統(tǒng)中第二UE的下行信道矩陣;其中，所述第一UE與所述第二UE頻段差小于或等于預(yù)設(shè)門限。
[0012]本發(fā)明實(shí)施例提供的獲取roD系統(tǒng)下行信道矩陣的方法及裝置，通過讀取與roD系統(tǒng)共站部署的TDD系統(tǒng)中第一 UE的當(dāng)前上行信道矩陣;根據(jù)所述當(dāng)前上行信道矩陣，獲取所述FDD系統(tǒng)中第二 UE的下行信道矩陣。由于TDD上下行信道對(duì)稱，因此TDD系統(tǒng)的當(dāng)前上行信道矩陣與下行信道矩陣近似，而又因?yàn)閞oD與TDD共站部署，第一 UE與第二 UE兩者頻段接近，因此，第一 UE與第二 UE下行信道矩陣近似;也就是說，采用與H)D系統(tǒng)共站部署的TDD系統(tǒng)的中第一 UE的當(dāng)前上行信道矩陣獲取H)D系統(tǒng)中第二 UE的下行信道矩陣，可以準(zhǔn)確的反應(yīng)當(dāng)前FDD系統(tǒng)的信道狀況，因此，實(shí)現(xiàn)了準(zhǔn)確獲取FDD系統(tǒng)中第二 UE的下行信道矩陣，便于獲取準(zhǔn)確衡量終端當(dāng)前的信道狀況PMI以傳輸數(shù)據(jù)，提高系統(tǒng)性能。
【附圖說明】
[0013]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0014]圖1為本發(fā)明實(shí)施例提供的一種獲取roD系統(tǒng)下行信道矩陣的裝置結(jié)構(gòu)示意圖；
[0015]圖2為本發(fā)明實(shí)施例提供的一種獲取roD系統(tǒng)下行信道矩陣的方法流程示意圖；
[0016]圖3為本發(fā)明實(shí)施例提供的另一種獲取roD系統(tǒng)下行信道矩陣的裝置結(jié)構(gòu)示意圖；
[0017]圖4為本發(fā)明實(shí)施例提供的再一種獲取roD系統(tǒng)下行信道矩陣的裝置結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0018]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0019]另外，本文中術(shù)語(yǔ)“系統(tǒng)”和“網(wǎng)絡(luò)”在本文中常被可互換使用。本文中術(shù)語(yǔ)“和/或”，僅僅是一種描述關(guān)聯(lián)對(duì)象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，A和/或B，可以表示:單獨(dú)存在A，同時(shí)存在A和B，單獨(dú)存在B這三種情況。另外，本文中字符，一般表示前后關(guān)聯(lián)對(duì)象是一種“或”的關(guān)系。
[0020]在LTE系統(tǒng)中，F(xiàn)DD系統(tǒng)與TDD系統(tǒng)共站、共模的部署使得H)D系統(tǒng)與TDD系統(tǒng)部署頻點(diǎn)相差不大，因此其時(shí)頻響應(yīng)特征也應(yīng)趨于一致，且TDD系統(tǒng)上下行信道的對(duì)稱。基于此，本發(fā)明的基本原理是:根據(jù)TDD系統(tǒng)中第一 UE的當(dāng)前上行信道估計(jì)的結(jié)果(信道矩陣)獲取與其共站部署的H)D系統(tǒng)中第二 UE的下行信道矩陣，得出準(zhǔn)確衡量H)D系統(tǒng)中第二 UE的當(dāng)前信道狀況的下行信道矩陣；其中，第一UE與第二UE的頻段接近，其頻段差小于或等于預(yù)設(shè)門限。
[0021]可選的，第一UE為TDD系統(tǒng)中任意一個(gè)UE;第二UE為H)D系統(tǒng)中任意一個(gè)UE。
[0022]本發(fā)明實(shí)施例提供的獲取H)D系統(tǒng)下行信道矩陣的方法可以由獲取H)D系統(tǒng)下行信道矩陣的裝置執(zhí)行，該裝置可以為基站的部分或全部。
[0023]圖1示出的是與本發(fā)明各實(shí)施例相關(guān)的獲取FDD系統(tǒng)下行信道矩陣的裝置的結(jié)構(gòu)示意圖。如圖1所示，該獲取FDD系統(tǒng)下行信道矩陣的裝置10可以包括:處理器101、存儲(chǔ)器102。
[0024]下面結(jié)合圖1對(duì)獲取FDD系統(tǒng)下行信道矩陣的裝置10的各個(gè)構(gòu)成部件進(jìn)行具體的介紹:
[0025]存儲(chǔ)器102，可以是易失性存儲(chǔ)器(volatile memory )，例如隨機(jī)存取存儲(chǔ)器(random-access memory ,RAM);或者非易失性存儲(chǔ)器(non-volatile memory)，例如只讀存儲(chǔ)器(read-only memory，R0M)，快閃存儲(chǔ)器(flash memory)，硬盤(hard disk drive ,HDD)或固態(tài)硬盤(solid-state drive，SSD);或者上述種類的存儲(chǔ)器的組合，用于存儲(chǔ)可實(shí)現(xiàn)本發(fā)明方法的相關(guān)應(yīng)用程序、以及配置文件。
[0026]處理器101是獲取roD系統(tǒng)下行信道矩陣的裝置10的控制中心，可能是一個(gè)中央處理器(central processing uni t，簡(jiǎn)稱CPU)，也可以是特定集成電路(Appl i cat 1nSpecific Integrated Circuit，簡(jiǎn)稱ASIC)，或者是被配置成實(shí)施本發(fā)明實(shí)施例的一個(gè)或多個(gè)集成電路，例如:一個(gè)或多個(gè)微處理器(digital singnal processor，簡(jiǎn)稱DSP)，或，一個(gè)或者多個(gè)現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，簡(jiǎn)稱FPGA)。處理器101可以通過運(yùn)行或執(zhí)行存儲(chǔ)在存儲(chǔ)器102內(nèi)的軟件程序和/或模塊，以及調(diào)用存儲(chǔ)在存儲(chǔ)器102內(nèi)的數(shù)據(jù)，執(zhí)行獲取FDD系統(tǒng)下行信道矩陣的裝置10的各種功能。
[0027]處理器101，用于讀取與所述roD系統(tǒng)共站部署的TDD系統(tǒng)中第一UE的當(dāng)前上行信道矩陣;根據(jù)所述當(dāng)前上行信道矩陣，獲取所述FDD系統(tǒng)中第二UE的下行信道矩陣;其中，所述第一 UE與所述第二 UE頻段差小于或等于預(yù)設(shè)門限。
[