一種圖像數(shù)據(jù)模擬源的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種圖像數(shù)據(jù)模擬源，屬于通信技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在一些專(zhuān)用相機(jī)的研制過(guò)程中，需要研制對(duì)應(yīng)的圖像采集設(shè)備，而為了測(cè)試圖像采集設(shè)備能否正常工作，需要搭建完整的信號(hào)鏈路進(jìn)行調(diào)試。此時(shí)若采用真實(shí)相機(jī)作為圖像輸入，會(huì)給相機(jī)帶來(lái)額外的風(fēng)險(xiǎn)，尤其是當(dāng)相機(jī)研制成本較高時(shí)，會(huì)增加額外的成本。因此研制專(zhuān)用的圖像數(shù)據(jù)模擬源來(lái)模擬相機(jī)的工作過(guò)程及數(shù)據(jù)輸出接口是很有必要的。
[0003]目前常見(jiàn)的相機(jī)圖像模擬源的手段主要有:用硬件電路生成圖像數(shù)據(jù)，或者在控制器內(nèi)部存儲(chǔ)一幅圖像數(shù)據(jù)。
[0004]發(fā)明人在研究的過(guò)程中發(fā)現(xiàn)，該相機(jī)圖像模擬源存在以下缺點(diǎn):數(shù)據(jù)形式單一，不能實(shí)現(xiàn)輸出多幀的圖像數(shù)據(jù)及幀同步、行同步等信號(hào)，且圖像數(shù)據(jù)不易靈活改變。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于設(shè)計(jì)一種圖像數(shù)據(jù)模擬源，該圖像數(shù)據(jù)模擬源為了在圖像采集設(shè)備測(cè)試時(shí)避免使用真實(shí)相機(jī)作為圖像輸入，能夠模擬實(shí)際相機(jī)的工作模式、工作流程，產(chǎn)生圖像數(shù)據(jù)及幀同步、行同步等信號(hào)，并能使圖像數(shù)據(jù)可靈活改變。
[0006]本發(fā)明的目的通過(guò)以下技術(shù)方案來(lái)具體實(shí)現(xiàn):
[0007]—種圖像數(shù)據(jù)模擬源，包括通信接口單元、存儲(chǔ)器單元、緩存單元、輸出接口單元和控制單元；
[0008]所述通信接口單元包括控制指令通信接口和數(shù)據(jù)重寫(xiě)通信接口 ；
[0009]所述控制指令通信接口與上位機(jī)相連，采用全雙工串行通信模式，用以接收上位機(jī)發(fā)送的命令和輔助數(shù)據(jù)，并回傳應(yīng)答指令；
[0010]所述數(shù)據(jù)重寫(xiě)通信接口，一端通過(guò)USB線接到計(jì)算機(jī)上，另一端則與控制單元相連，實(shí)現(xiàn)從計(jì)算機(jī)接收要寫(xiě)入的圖像數(shù)據(jù)，
[0011]所述控制單元通過(guò)總線與所述存儲(chǔ)器單元連接，從而將圖像數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元中存儲(chǔ)；
[0012]所述緩存單元通過(guò)總線與所述控制單元連接，用以緩存圖像數(shù)據(jù)，解決存儲(chǔ)器單元讀出速率與數(shù)據(jù)輸出速率不匹配的問(wèn)題；
[0013]所述輸出接口單元的輸入端與所述控制單元的輸出端連接，按照數(shù)據(jù)收發(fā)協(xié)議，采用TIA/EIA-644標(biāo)準(zhǔn)的高速LVDS接口輸出圖像數(shù)據(jù)，能把并行數(shù)據(jù)轉(zhuǎn)化為Channel Link串行數(shù)據(jù)，并輸出時(shí)鐘，發(fā)送給與所述輸出接口單元輸出端連接的顯示終端顯示。
[0014]進(jìn)一步的，還包括電源管理單元；
[0015]所述電源管理單元分別與所述通信接口單元、存儲(chǔ)器單元、緩存單元、輸出接口單元和控制單元連接，用于對(duì)圖像數(shù)據(jù)模擬源供電。
[0016]進(jìn)一步的，所述控制單元采用FPGA(Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)，用于實(shí)現(xiàn)所述圖像數(shù)據(jù)模擬源內(nèi)芯片的驅(qū)動(dòng)控制、數(shù)據(jù)的轉(zhuǎn)存、工作模式和工作流程的判斷控制。
[0017]進(jìn)一步的，所述存儲(chǔ)器單元和緩存單元之間還包括數(shù)據(jù)拼接模塊，用于圖像數(shù)據(jù)的拼接和打包。
[0018]進(jìn)一步的，所述緩存單元為SRAM (Static RAM，靜態(tài)隨機(jī)存儲(chǔ)器)芯片；
[0019]存儲(chǔ)器單元為FLASH存儲(chǔ)器單元；
[0020]所述控制單元采用FPGA模塊實(shí)現(xiàn)，實(shí)現(xiàn)FLASH存儲(chǔ)器、SRAM芯片的驅(qū)動(dòng)控制、數(shù)據(jù)的轉(zhuǎn)存，實(shí)現(xiàn)工作模式和工作流程的判斷控制。
[0021]進(jìn)一步的，所述控制單元包括:數(shù)據(jù)重寫(xiě)通信接口模塊、乒乓緩存模塊、FLASH驅(qū)動(dòng)模塊、模式選擇模塊、數(shù)據(jù)拼接模塊、SRAM驅(qū)動(dòng)模塊、控制命令通信接口模塊和ChannelLink接口模塊；
[0022]所述數(shù)據(jù)重寫(xiě)通信接口模塊的輸入端與USB轉(zhuǎn)串口橋接芯片連接，所述數(shù)據(jù)重寫(xiě)通信接口模塊的輸出端與乒乓緩存模塊的輸入端連接；所述乒乓緩存模塊的輸出端與FLASH驅(qū)動(dòng)模塊連接；所述FLASH驅(qū)動(dòng)模塊與FLASH存儲(chǔ)器連接；所述FLASH驅(qū)動(dòng)模塊的輸出端與數(shù)據(jù)拼接連接，所述數(shù)據(jù)拼接模塊的輸出端與SRAM驅(qū)動(dòng)連接，所述SRAM驅(qū)動(dòng)模塊與SRAM芯片連接；
[0023]所述模式選擇模塊的輸入端與跳線連接，所述模式選擇模塊的輸出端與FLASH驅(qū)動(dòng)模塊的輸入端連接；
[0024]控制命令通信接口模塊與串行驅(qū)動(dòng)/接收器連接；
[0025]Channel Link接口模塊與串行發(fā)送器連接。
[0026]進(jìn)一步的，當(dāng)控制指令通信接口接收到控制器發(fā)送的命令幀后，確認(rèn)本機(jī)地址碼，計(jì)算校驗(yàn)碼，如果地址碼及校驗(yàn)碼正確則進(jìn)行應(yīng)答，應(yīng)答完畢后處于接收狀態(tài)；如果地址碼或校驗(yàn)碼不正確則不應(yīng)答，也不執(zhí)行任何操作。
[0027]進(jìn)一步的，所述輸出接口單元能產(chǎn)生相應(yīng)的幀同步和行同步使能信號(hào)。
[0028]本發(fā)明還公開(kāi)了一種圖像數(shù)據(jù)模擬源的通信方法，該方法包括以下步驟:
[0029]S1:系統(tǒng)上電后，根據(jù)跳線狀態(tài)決定存儲(chǔ)器單元的工作模式并執(zhí)行相應(yīng)的工作流程；
[0030]S2:存儲(chǔ)器單元為讀的模式下，等待接收上位機(jī)發(fā)來(lái)的控制指令并執(zhí)行相應(yīng)的操作；
[0031]進(jìn)一步的，步驟SI具體包括:
[0032]Sll:跳線狀態(tài)為寫(xiě)模式，對(duì)存儲(chǔ)器單元進(jìn)行解鎖、擦除操作；
[0033]解鎖、擦除完成后，給計(jì)算機(jī)發(fā)送完成信號(hào)，計(jì)算機(jī)通過(guò)串口發(fā)送圖像數(shù)據(jù)，并在控制單元的控制下將圖像數(shù)據(jù)寫(xiě)入到存儲(chǔ)器單元中；
[0034]S12:跳線狀態(tài)為讀模式，則從存儲(chǔ)器單元中讀出圖像數(shù)據(jù)。
[0035]更進(jìn)一步的，步驟S2具體包括:
[0036]S21:等待接收上位機(jī)發(fā)來(lái)的指令；
[0037]S22:收到開(kāi)始拍照指令，將存儲(chǔ)在存儲(chǔ)器單元中的圖像數(shù)據(jù)讀出，經(jīng)緩存單元緩存后，通過(guò)輸出接口單兀技規(guī)定速率傳給顯不終立而;
[0038]S23:收到停止拍照指令，將當(dāng)前幀的圖像數(shù)據(jù)發(fā)送完畢后，停止讀出圖像數(shù)據(jù)，返回步驟S21 ；
[0039]S24:收到增益設(shè)置指令，則將圖像數(shù)據(jù)左移一位后輸出，再次收到增益設(shè)置指令后，回到初始狀態(tài)繼續(xù)輸出圖像；
[0040]S25:若收到控制單元復(fù)位指令，返回步驟S21。
[0041]本發(fā)明提供的圖像數(shù)據(jù)模擬源，能夠替代真實(shí)相機(jī)用來(lái)進(jìn)行圖像采集設(shè)備調(diào)試，具有以下特點(diǎn):能模擬實(shí)際相機(jī)的工作模式和工作流程，產(chǎn)生圖像數(shù)據(jù)及幀同步、行同步等信號(hào)，能靈活改動(dòng)圖像數(shù)據(jù)，并具有體積小、便于攜帶、簡(jiǎn)單方便、工作性能穩(wěn)定、可靠等優(yōu)點(diǎn)。該圖像模擬源具有廣泛的應(yīng)用前景，可以用于采用Channel Link總線接口的設(shè)備中，具有良好的硬件兼容性。
【附圖說(shuō)明】
[0042]下面根據(jù)附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0043]圖1是本發(fā)明圖像數(shù)據(jù)模擬源的示意圖；
[0044]圖2是本發(fā)明圖像數(shù)據(jù)模擬源的結(jié)構(gòu)框圖；
[0045]圖3是本發(fā)明控制單元的結(jié)構(gòu)框圖；
[0046]圖4是本發(fā)明圖像數(shù)據(jù)模擬源的工作流程圖。
【具體實(shí)施方式】
[0047]下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)的說(shuō)明，其中，圖1是本發(fā)明圖像數(shù)據(jù)模擬源系統(tǒng)的工作連接示意圖。計(jì)算機(jī)采用通用的串口調(diào)試軟件，將圖像數(shù)據(jù)從計(jì)算機(jī)發(fā)送給圖像數(shù)據(jù)模擬源。圖像模擬源接收?qǐng)D像數(shù)據(jù)并存儲(chǔ)到自身FLASH存儲(chǔ)器中。上位機(jī)給圖像數(shù)據(jù)模擬源發(fā)送命令與輔助數(shù)據(jù)。圖像模擬源把自身存儲(chǔ)的圖像數(shù)據(jù)經(jīng)SRAM緩存后，通過(guò)Channel Link接口輸出至顯示終端顯示。
[0048]圖2是本發(fā)明圖像數(shù)據(jù)模擬源的結(jié)構(gòu)框圖。圖像數(shù)據(jù)模擬源以FPGA為核心，在工作時(shí)FPGA先把預(yù)存在Flash存儲(chǔ)器中的圖像數(shù)據(jù)讀入并緩存在SRAM中，然后通過(guò)ChannelLink接口輸出圖像；FPGA還可以通過(guò)串口接收計(jì)算機(jī)發(fā)送的圖像數(shù)據(jù)并對(duì)Flash存儲(chǔ)器進(jìn)行重新燒寫(xiě)；圖像數(shù)據(jù)模擬源與上位機(jī)的通信接口采用全雙工LVDS電平的串行通信方式。
[0049]圖3是本發(fā)明控制單元的結(jié)構(gòu)框圖?？刂茊卧?模式選擇、控制命令通信接口、數(shù)據(jù)重寫(xiě)通信接口、FLASH驅(qū)動(dòng)、SRAM驅(qū)動(dòng)、Channel Link接口、乒乓緩存、數(shù)據(jù)拼接。控制單元驅(qū)動(dòng)FLASH存儲(chǔ)器、SRAM存儲(chǔ)器等器件，并按照協(xié)議對(duì)數(shù)據(jù)進(jìn)行處理輸出。此外，F(xiàn)PGA還實(shí)現(xiàn)了數(shù)據(jù)緩存處理、數(shù)據(jù)拼接等工作。
[0050]圖4是本發(fā)明圖像數(shù)據(jù)模擬源的工作流程圖。合理有效地控制圖像數(shù)據(jù)模擬源的工作模式及工作流程。
[0051]實(shí)施例一
[0052]—種圖像數(shù)據(jù)模擬源，包括通信接口單元、存儲(chǔ)器單元、緩存單元、輸出接口單元和控制單元；
[0053]所述通信接口單元包括控制指令通信接口和數(shù)據(jù)重寫(xiě)通信接口 ；
[0054]所述控制指令通信接口與上位機(jī)相連，采用全雙工串行通信模式，可接收上位機(jī)發(fā)送的命令和輔助數(shù)據(jù)，并回傳應(yīng)答指令；
[0055]具體的，所述的控制指令通信接口與上位機(jī)相連，采用全雙工LVDS電平的串行通信模式，將LVDS信號(hào)轉(zhuǎn)換為T(mén)TL電平信號(hào)，可接收上位機(jī)發(fā)送的命令和輔助數(shù)據(jù)，并回傳應(yīng)答指令。
[0056]所述數(shù)據(jù)重寫(xiě)通信接口，一端通過(guò)USB線接到計(jì)算機(jī)上，另一端則與控制單元相連，實(shí)現(xiàn)從計(jì)算機(jī)接收要寫(xiě)入的圖像數(shù)據(jù)，以便將圖像數(shù)據(jù)寫(xiě)入FLASH存儲(chǔ)器中，F(xiàn)LASH存儲(chǔ)器單元用于存儲(chǔ)計(jì)算機(jī)發(fā)來(lái)的圖像數(shù)據(jù)。數(shù)據(jù)重寫(xiě)通信接口的波特率可以根據(jù)實(shí)際需要選擇相應(yīng)的波特率，如115200bps。
[0057]所述控制單元通過(guò)總線與所述存儲(chǔ)器單元連接，從而將圖像數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元中存儲(chǔ)；
[0058]所述緩存單元通過(guò)總線與所述控制單元連接，用以緩存圖像數(shù)據(jù)，解決存儲(chǔ)器單元讀出速率與數(shù)據(jù)輸出速率不匹配的問(wèn)題；
[0059]所述輸出接口單元的輸入端與所述控制單元的輸出端連接，按照數(shù)據(jù)收發(fā)協(xié)議，采用TIA/EIA-644標(biāo)準(zhǔn)的高速LVDS接口輸出圖