Led芯片載體中集成的零能量存儲驅(qū)動器的制造方法
【專利摘要】提供包括在LED芯片載體上的LED芯片的LED器件。所述LED器件可以進(jìn)而容納于封裝（諸如小外形晶體管（SOT）封裝或徑向LED器件封裝）中。可以從AC（線路）電壓或其被整流的版本直接操作單個LED器件或多個這樣的LED器件的串聯(lián)連接。在一些示例實(shí)施例中，開關(guān)電路集成到所述LED芯片載體中，以用于響應(yīng)于例如亮度調(diào)節(jié)控制信號而控制流過（多個）LED的電流。提供整體LED器件的大量示例實(shí)施例，包括用于這樣的LED器件的制造處理以及各種示例封裝。
【專利說明】LED芯片載體中集成的零能量存儲驅(qū)動器
[0001] 相關(guān)申請 本申請要求于2012年1月20日提交的美國臨時申請No. 61/588,838的優(yōu)先權(quán)。這些 申請中的每一個被通過在其整體上進(jìn)行引用而并入于此。

【技術(shù)領(lǐng)域】
[0002] 本申請涉及照明系統(tǒng)，并且更具體地說，涉及被配置有集成驅(qū)動器電路從而提供 整體照明系統(tǒng)的LED器件。

【背景技術(shù)】
[0003] 發(fā)光二級管（LED )和驅(qū)動電路是分離地制造的，并且之后被電連接，以提供給定的 照明系統(tǒng)。已知用于LED的串聯(lián)連接的簡單且廉價的驅(qū)動器由并聯(lián)于LED串的橋式整流器 和濾波電容器構(gòu)成?？蛇x地，可以添加串聯(lián)于與LED串的線性電阻控制器。

【專利附圖】

【附圖說明】
[0004] 圖Ia示意性地圖解根據(jù)本發(fā)明實(shí)施例的可以使用的零能量存儲（ZES) LED驅(qū)動 器。
[0005] 圖Ib圖解根據(jù)本發(fā)明實(shí)施例的可以在ZES LED驅(qū)動器中使用的示例控制電路的 框圖。
[0006] 圖2示意性地圖解根據(jù)本發(fā)明實(shí)施例的LED芯片載體中所集成的零能量存儲 (ZES)驅(qū)動器。
[0007] 圖3示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0008] 圖4示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0009] 圖5示意性地圖解根據(jù)本發(fā)明實(shí)施例的被配置有多個LED芯片（配置有集成ZES 驅(qū)動器）的系統(tǒng)。
[0010] 圖6a圖解一些示例像素形狀，并且圖6b-圖6e的每一個圖解根據(jù)本發(fā)明實(shí)施例 的可以在LED芯片載體中所集成的ZES驅(qū)動器中實(shí)現(xiàn)的像素的示例橫向布置。
[0011] 圖7示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0012] 圖8示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0013] 圖9示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0014] 圖IOa圖解根據(jù)本發(fā)明實(shí)施例的被配置有集成ZES驅(qū)動器的LED器件的截面?zhèn)纫?圖。
[0015] 圖IOb圖解根據(jù)本發(fā)明另一實(shí)施例的被配置有集成ZES驅(qū)動器的LED器件的截面 側(cè)視圖。
[0016] 圖11圖解根據(jù)本發(fā)明另一實(shí)施例的被配置有集成ZES驅(qū)動器的LED器件的側(cè)視 圖。
[0017] 圖12示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0018] 圖13示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動 器。
[0019] 圖14圖解根據(jù)本發(fā)明另一實(shí)施例的被配置有集成ZES驅(qū)動器的LED器件的截面 側(cè)視圖。
[0020] 圖15圖解易受與LED串的末端相比在LED串的開始處的各像素之間的顯著亮度 差影響的ZES電路拓?fù)洌僭O(shè)每組為相同的像素和像素數(shù)量。
[0021] 圖16示意性地圖解根據(jù)本發(fā)明另一實(shí)施例的被配置有多個LED芯片(被配置有集 成ZES驅(qū)動器）的系統(tǒng)。

【具體實(shí)施方式】
[0022] 提供包括在LED芯片載體上的LED芯片的LED器件。所述LED器件可以進(jìn)而被容 納在封裝(諸如小外形晶體管（SOT)封裝或徑向LED器件封裝）中。可以從AC (線路）電壓 或其被整流的版本直接操作單個LED器件或多個這樣的LED器件的串聯(lián)連接。在一些示例 實(shí)施例中，開關(guān)電路集成到所述LED芯片載體中，以用于響應(yīng)于例如亮度調(diào)節(jié)控制信號而 控制流過(多個）LED的電流。提供整體LED器件的大量示例實(shí)施例，包括用于這樣的LED 器件的制造處理以及各種示例封裝。
[0023] 概述 如先前所述，LED和驅(qū)動電路是分離地制造的，并且之后被電連接。整流器的功能可 以通過若干半導(dǎo)體分段的芯片內(nèi)反并聯(lián)連接或類似于橋式整流器的這樣的分段的連接而 集成到LED芯片。然而，這樣的配置具有如下缺點(diǎn)：因?yàn)楣獍l(fā)射只是發(fā)生在半波的短時 段中，所以所得光源強(qiáng)烈閃爍（半波整流器；50或60Hz光調(diào)制）和/或展現(xiàn)出強(qiáng)烈的閃動 (strobing)(有時也誤解地被稱為閃爍）效果。由于從線路抽取的電流基本上看似重復(fù)的 尖峰序列，因此輸入電流波形同樣顯現(xiàn)為不利的；每個半周期尖峰發(fā)生在線路電壓的峰值 附近。除此之外，在大多數(shù)時間里L(fēng)ED在不適宜的條件下被驅(qū)動。
[0024] 圖Ia圖解根據(jù)本發(fā)明實(shí)施例的可以用于克服這些問題的用于LED串的驅(qū)動電 路。如在該示例實(shí)施例中可見那樣，LED串（LED的串聯(lián)連接）被再劃分為N個組(組可以包 括單個LED或串聯(lián)連接和/或并聯(lián)連接的一組LED ;所示示例包括每組有三個串聯(lián)連接的 LED)?？梢岳没诰w管的或其它合適的開關(guān)技術(shù)來實(shí)現(xiàn)的并聯(lián)連接的可控制的開關(guān) swUsw2,……、swN，從而對各組進(jìn)行短路。如進(jìn)一步可見那樣，開關(guān)響應(yīng)于控制電路，控制 電路被配置為：感測（經(jīng)由R smse)流過LED的電流，并且取決于沿著正弦波的實(shí)際電壓而控 制開關(guān)，并且由此調(diào)整LED串對于瞬時線路電壓(或供給電壓）的有效長度。干線或其它外 部源耦接到整流器電路（Dl至D4以及C in)。該驅(qū)動器電路可以通常在此被提及為零能量存 儲（ZES)驅(qū)動器電路。ZES驅(qū)動器電路的附加細(xì)節(jié)可在先前并入的美國申請No. 13/229,611 中找到。根據(jù)一些這樣的示例實(shí)施例，ZES驅(qū)動器電路的全部或至少一部分可以與（多個） LED集成到LED器件中。
[0025] 存在其中可以執(zhí)行在此所描述的整體方法的很多方式。例如，在一個示例實(shí)施例 中，通過例如在用于創(chuàng)建LED的同一結(jié)構(gòu)化處理中制備（與發(fā)光二極管并聯(lián)的）開關(guān)以及開 關(guān)周圍的無源組件，一些或所有ZES驅(qū)動器電路組件被集成到LED器件中。在這樣的示例 實(shí)施例中，將由相同半導(dǎo)體材料制成電路的所有集成組件。例如，對于藍(lán)光LED、綠光LED、 磷轉(zhuǎn)換的白光LED而言，可以利用銦鎵氮（InGaN)來實(shí)現(xiàn)LED和ZES驅(qū)動器電路組件。替 換地，對于紅光LED、黃光LED、琥珀色光LED而言，可以利用銦鎵鋁磷（InGaAlP)來實(shí)現(xiàn)LED 和ZES驅(qū)動器電路組件。
[0026] 取決于期望的LED色彩和照明電路的（多個）目標(biāo)應(yīng)用，可以使用大量其它合適的 半導(dǎo)體材料。例如，雖然可以利用如上面描述的無機(jī)半導(dǎo)體材料來實(shí)現(xiàn)在此提供的一些實(shí) 施例，但同樣可以使用有機(jī)材料來提供具有集成到OLED器件中的驅(qū)動電路的所謂的有機(jī) LED (OLED)照明器件。在此，將由有機(jī)材料(例如導(dǎo)電聚合物和絕緣聚合物等）制成發(fā)光材 料以及晶體管和電路的其它電子組件。如根據(jù)本公開將領(lǐng)會那樣，所要求的發(fā)明并非意圖 被限制于任何特定材料系統(tǒng)。
[0027] 在一些實(shí)施例中，可以利用被編程或另外被配置為如在此解釋的那樣或如另外期 望的那樣而控制開關(guān)的微控制器來實(shí)現(xiàn)控制電路。在一個特定示例實(shí)施例中，控制電路可 以如圖Ib所示而被實(shí)現(xiàn)，并且包括運(yùn)算放大器電路、將電力供給至運(yùn)算放大器電路的電源 電路、耦接到可選諧波失真控制電路的電壓基準(zhǔn)電路以及可選頻率穩(wěn)定電路。電源電路可 以是已知的DC電源電路配置，并且在一些實(shí)施例中，可以直接或間接從干線或其它電壓源 供給電力。如將進(jìn)一步可見那樣，電壓基準(zhǔn)電路被配置為：提供基于電壓源(干線或干線的 整流輸出等）所提供的電壓的一小部分的電壓。在一些實(shí)施例中，該小部分可以是可調(diào)整 的，因此，使得系統(tǒng)的通過(多個)LED的串的電流(并且因此平均電力）的變化是可能的。該 小部分電壓提供給諧波失真控制電路，其將該信號耦接到運(yùn)算放大器電路的非反相輸入。 諧波失真控制電路也可以將附加 DC組件提供給運(yùn)算放大器電路的正電力輸入，以補(bǔ)償電 壓源中的電壓降，這可以改進(jìn)電力因子并且減少系統(tǒng)的諧波失真。
[0028] 監(jiān)控通過多個LED組中的LED的電流流動的電流監(jiān)控電路(例如Rsmse或一些其它 合適的感測電路）的輸出通過頻率穩(wěn)定電路耦接到運(yùn)算放大器電路的反相輸入。運(yùn)算放大 器電路被配置為：通過調(diào)整其提供給圖Ia所示的開關(guān)（swl至swN)的控制信號，保持被監(jiān) 控的LED電流流動與來自電壓源的輸入電壓之間的平衡。頻率穩(wěn)定電路被配置為：調(diào)整運(yùn) 算放大器電路的頻率響應(yīng)，以避免不期望的振蕩。在一些示例的這樣的實(shí)施例中，頻率穩(wěn)定 電路可以包括電阻器-電容器（RC)網(wǎng)絡(luò)，并且電流監(jiān)控電路是如圖Ia所示的電阻器。
[0029] -個特定示例實(shí)施例提供LED器件，所述LED器件包括LED封裝中容納的LED芯片 載體上的LED芯片，其中，LED芯片載體包含ZES驅(qū)動器電路的電子組件。LED芯片可以是例 如薄膜芯片，其中，外延層從生長襯底轉(zhuǎn)印到芯片載體。隨后，生長襯底可以被移除，或者替 換地，也可以保留在芯片載體(例如藍(lán)寶石倒裝芯片）上。外延層可以被橫向劃分為通過由 附加處理步驟所提供的合適的導(dǎo)體而電串聯(lián)連接的兩個或更多個像素(多像素薄膜LED芯 片)。從電的觀點(diǎn)來看，像素通常是可以被看作LED的封裝器件內(nèi)的最小發(fā)光單元。在一個 特定示例實(shí)施例中，芯片載體是利用硅實(shí)現(xiàn)的，并且包括ZES驅(qū)動器電路的電子組件，諸如 圖1所示的開關(guān)(例如晶體管和必要/輔助電子組件，比如晶體管周圍的電阻器和二極管)， 其以集成方式來控制LED組。為此目的，開關(guān)可以以每個像素形成一組或串聯(lián)連接的多于 一個的像素形成一組這樣的方式而連接到LED像素。可以在外延層到包含芯片載體的ZES 驅(qū)動器的轉(zhuǎn)印處理期間形成這種電連接。替換地，在例如通過鍵合引線來分離地執(zhí)行鍵合 和電連接期間完成僅機(jī)械附接。從LED芯片與包含ZES驅(qū)動器電路的電子組件的芯片載體 集成得到的器件可以然后放置到合適的封裝中。
[0030] 根據(jù)本公開，在此所提供的技術(shù)的大量優(yōu)點(diǎn)將是顯而易見的。例如，在一些實(shí)施例 中，在LED周圍的附加器件或芯片并非是必須的，這節(jié)省了用于LED應(yīng)用的成本和空間，并 且允許非常緊致的線路供電光引擎，具有期望的光學(xué)性質(zhì)。在例如作為光源的所有像素的 LED點(diǎn)光可以密集地封裝到小面積中的情況下，集光率將更少有問題。此外，由于存在更少 的分立式組件和更少的互連(例如焊接結(jié)合)，因此可以實(shí)現(xiàn)魯棒性和壽命的增加。這還減 少了組裝時間和成本。
[0031] 電路架構(gòu) 圖2示意性圖解根據(jù)本發(fā)明實(shí)施例的LED芯片載體中所集成的零能量存儲（ZES)驅(qū)動 器。如可見那樣，該特定示例實(shí)施例包括LED芯片載體，其包括ZES驅(qū)動器電路并且具有數(shù) 目為N的在其上轉(zhuǎn)印或生長的LED外延層。載體芯片可以是LED外延層可以生長或轉(zhuǎn)印到 其上的任何合適的襯底，諸如硅、鍺、藍(lán)寶石、氮化鎵和砷化鎵襯底。每個LED有效地提供 LED器件的像素。
[0032] 可以使用典型的半導(dǎo)體加工和材料來實(shí)現(xiàn)外延LED。在所示的示例實(shí)施例中，在 上方（印i_) LED多層結(jié)構(gòu)與襯底之間提供歐姆接觸和鏡層，以提供對芯片載體(襯底）的機(jī) 械、熱和電連接。每個LED包括所示的夾在p型層與η型層之間的有源層。取決于諸如所 使用的材料和期望的性能的因素，其它實(shí)施例可以包括其它層，例如粘接層或擴(kuò)散層。所示 的上方材料的三層可以通過一攬子（blanket)方式而形成在襯底上，并且然后刻蝕到不同 的LED中；替換地，LED可以被有選擇地形成在襯底上。在其它實(shí)施例中，上方LED形成在 生長襯底上，并且然后轉(zhuǎn)印到襯底(芯片載體)。雖然在襯底上形成上方LED消除了對轉(zhuǎn)印 的需要，但假定LED形成處理將不損壞或另外不利地影響襯底（芯片載體）上和/或其內(nèi)的 任何先前所形成的組件。替換地，在一些實(shí)施例中，可以在外延LED層生長在襯底上之后形 成ZES組件。
[0033] 在一個特定示例實(shí)施例中，利用p型氮化鎵來實(shí)現(xiàn)第一層（p側(cè))，利用無摻雜氮化 銦鎵來實(shí)現(xiàn)第二(有源）層，并且利用η型氮化鎵來實(shí)現(xiàn)第三層（η側(cè))。其它示例實(shí)施例可 以包括適合于實(shí)現(xiàn)上方LED (例如基于銦鋁鎵磷的LED)的列V和/或III-V材料的任何合 適的組合。所要求的發(fā)明并非意圖被限制于任何特定材料系統(tǒng)；相反地，取決于諸如期望 的器件性能的因素，可以利用任何數(shù)量的合適的上方LED材料來實(shí)現(xiàn)在此所提供的整體方 法，如根據(jù)本公開將領(lǐng)會的那樣。
[0034] 如將要進(jìn)一步領(lǐng)會的那樣，外延層可以成晶片規(guī)模地或芯片接芯片地轉(zhuǎn)印到ZES 芯片載體。對于在這樣的基于轉(zhuǎn)印的實(shí)施例中將外延層鍵合到ZES芯片載體而言，可以使 用比如載體共熔焊接、直接鍵合或沖壓的方法。ZES組件可以位于例如靠近鍵合界面或在芯 片載體的相對側(cè)上而由過孔電連接。注意，完整的ZES電路可以集成到LED芯片載體中，包 括橋式整流器和控制電路（比如在圖2的示例情況下)。在此情況下，像素的數(shù)量可以足夠 大以直接在線路電壓下工作。這是因?yàn)?，使用大量像素，除了成本，并不存在由在上端上?ZES電路所給定的約束。
[0035] LED像素的數(shù)量范圍可以從兩個到VLine/VfPixel。VLine/VfPixel通常提及為最 大常期待線路電壓(例如，其可以恰高于在線路上的電涌的情況下的電壓的幅度）除以單個 像素在標(biāo)稱電流下的最小前向電壓(考慮例如產(chǎn)生擴(kuò)展、溫度和在壽命上的老化)。組的數(shù) 量可以在兩個與VLine/VfPixel之間變化。為了簡化的原因，每個組中的像素的數(shù)量可以 選取為對于特定電路實(shí)現(xiàn)內(nèi)的所有組而言是相同的，但這并非在此所提供的ZES拓?fù)涞牟?作原理所強(qiáng)制的。其它實(shí)施例可以在各組中的一個或更多個中具有不同數(shù)量的像素。如進(jìn) 一步可見那樣，存在各像素之間所提供的機(jī)械和電分離以及對芯片載體的機(jī)械和電連接。 如可見那樣在進(jìn)一步參照圖2的情況下，可以利用垂直LED像素來完成像素串聯(lián)連接，其 中，一個LED的η側(cè)觸點(diǎn)連接到下一像素的p側(cè)。在本發(fā)明的該特定示例實(shí)施例中，p側(cè)被 機(jī)械連接到芯片載體。在另一實(shí)施例中，這可以是rW則。
[0036] 圖3示意性示出根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動器。 在該示例情況中，可以利用基于UX: 3的LED像素來完成像素串聯(lián)連接，其中，兩個觸點(diǎn)都位 于有源區(qū)域的一側(cè)上，并且一個像素的η觸點(diǎn)在該側(cè)處連接到下一像素的p觸點(diǎn)。串聯(lián)連 接可以例如位于(例如在LED芯片加工期間所沉積的導(dǎo)電層所提供的)LED芯片中或ZES芯 片載體內(nèi)部。如在圖3中可見那樣，在這樣的情況下提供觸點(diǎn)過孔，以提供對上方LED的η 側(cè)的接入，并且無需η側(cè)觸點(diǎn)柵格。OSRAM Opto Semiconductors的UX:3芯片技術(shù)采用薄 GaN技術(shù)，該技術(shù)通常采用在半導(dǎo)體有源層之下的金屬鏡以及良好限定的散射表面，以用于 優(yōu)化的光提取。在一些實(shí)施例中，除了像素的橫向串聯(lián)連接以外(或者替換地除了這樣的串 聯(lián)連接以外)，還可以使用多于一個的有源LED結(jié)構(gòu)的外延堆疊(堆疊的LED)。
[0037] 圖4示意性示出根據(jù)本發(fā)明另一實(shí)施例的LED芯片載體中所集成的ZES驅(qū)動器。 在該示例情況中，像素化的LED芯片載體僅包括根據(jù)芯片上的像素組的數(shù)量的可控制開 關(guān)?？梢栽谕獠刻砑訕蚴秸髌骱涂刂齐娐方M件，并且給定線路電壓所需的串聯(lián)連接中的 像素可以位于圖4所示的僅一個芯片上，或如圖5的示例實(shí)施例所示的許多個（N個）不同 的芯片上。在該后一示例情況下，芯片通過三個電連接而連接成串。因此，每個芯片具有至 少三個電端子或其它電連接的部件：像素組的P側(cè)和η側(cè)以及控制(根據(jù)一些實(shí)施例，如圖 5所示的串末端的返回可以添加附加的兩個電連接)。
[0038] 雖然同樣可以使用其它更低效的形狀(例如圓形、卵形等)，但像素的形式可以是 例如如圖6a所示的正方形、矩形、三角形和六邊形。在芯片載體上串聯(lián)連接的像素的橫向 布置可以是例如如圖6b所示的一行接一行的，或如圖6c所示僅一行，或如圖6d所示的螺 旋形，或諸如如圖6e所示的其它期望形狀。如將領(lǐng)會的那樣，如果對于給定應(yīng)用而言是這 樣期望的話，則螺旋形狀對于類似點(diǎn)的(非線性）光源而言特別有利。
[0039] 封裝 除了串的末端并不路由通過芯片之外，圖7示出根據(jù)本發(fā)明實(shí)施例的與圖5所示的相 似的單個芯片Cp的電路圖。如可見那樣，芯片包括像素 Dl至Dn的組GRP，組GRP連接到 其關(guān)聯(lián)的開關(guān)SW。芯片具有對周圍電路的三個電連接：像素組的p側(cè)上的Jc+、像素組的η 側(cè)上的Jc-以及控制電路過孔Jcc。
[0040] 由晶體管Q、二極管D和電阻器R制成該示例實(shí)施例中的可控制開關(guān)SW。由于跨晶 體管的電壓被跨對應(yīng)開關(guān)連接到的組的所有像素的最大前向電壓所限制，因此低電壓(例 如5伏特或更?。┰诖蠖鄶?shù)應(yīng)用中將是足夠的。然而，在線路電壓應(yīng)用中，二極管將需要能 夠阻斷高電壓，并且因此典型地高電壓二極管可以用在這樣的情況下。圖7還示出用于交 變電流的二極管(或所謂的雙向元件）Di。
[0041] 一旦有其中例如像素之一或其互連之一無法打開的故障，可選器件Di可以用于 限制晶體管Q的漏極-柵極電壓。在沒有這種可選雙向元件Dl的情況下，跨組GRP高電壓 可能引起晶體管Q歸因于高電壓或顯著的電力耗散而出故障，這最終可能導(dǎo)致開路，并且 整個光引擎將無法發(fā)射任何光。因此，通過包括雙向元件，晶體管可以在這樣的故障的情況 下接通，并且基本上分流有缺陷的組，導(dǎo)致仍操作的光引擎。增加的故障容限的特征例如在 其中幾百或甚至更多的像素串聯(lián)連接的線路電力應(yīng)用中特別受青睞。
[0042] 在其它實(shí)施例中，替代雙向元件Di，可以替代地集成基于晶閘管的電路或甚至電 阻器，以實(shí)現(xiàn)相似的益處。包括鎖存器件（比如雙向元件或晶閘管）的電路可以通常是優(yōu)于 簡單的電阻器或其它非鎖存電路的，因?yàn)樵谒鼈円呀?jīng)被鎖存之后，鎖存電路和器件典型地 具有跨它們的低降電壓，這極大地減少了將另外地在晶體管Q中耗散的電力量。如根據(jù)本 公開將領(lǐng)會的那樣，同樣可以使用除了圖7所示的示例之外的大量開關(guān)方案，包括使用高 側(cè)驅(qū)動器或光耦接器的各種晶體管布置。參照圖7 -圖9、圖12以及圖13,注意到虛線框 通常用于繪制或參照電路和功能塊，而實(shí)線框通常用于繪制或參照機(jī)械部分。
[0043] 在本發(fā)明另一實(shí)施例中，每個單個芯片被封裝為器件(諸如表面安裝器件（SMD))。 這樣的器件可以具有至少3個管腳，如圖8的示例實(shí)施例中所描繪的那樣。封裝Pk具有三 個管腳1、2和3。如進(jìn)一步可見那樣，分別通過連接鍵合焊盤Jp+和Jc+、Jp-和Jc-以及 Jpc和Jcc的鍵合引線B+、B-來完成從芯片到封裝的引線框L的電連接。如將根據(jù)本公開 而領(lǐng)會的那樣，根據(jù)實(shí)施例，這些封裝器件中的若干可以焊接到印刷電路板上，并且形成光 引擎。
[0044] 圖9示出像是在圖8中所示的封裝的類似的SMD封裝，但在該示例情況下，封裝Pk 更像S0T23封裝。單個芯片載體Cp被安裝到引線框上，以機(jī)械地將芯片支承在適當(dāng)位置， 并且建立用于冷卻芯片載體的有效熱路徑。由于芯片載體Cp通過導(dǎo)電焊料焊接到引線框 (根據(jù)一些實(shí)施例)，因此形成電連接Jcp-。因此，在該示例配置中，僅兩個鍵合引線B+和Bc 出現(xiàn)在封裝中。這也如可見那樣于圖IOa的示例實(shí)施例的截面?zhèn)纫晥D中。表1限定根據(jù)一 個特定的這樣的實(shí)施例的在圖IOa中所使用的各種標(biāo)記。

【權(quán)利要求】
1. 一種半導(dǎo)體器件，包括： 芯片載體； 發(fā)光二極管（LED)，形成在所述芯片載體上或鍵合到所述芯片載體；以及 開關(guān)，形成在所述芯片載體上或形成在所述芯片載體中，并且操作地跨所述LED而耦 接，并且被配置為：響應(yīng)于控制信號而對通過所述LED的電流進(jìn)行調(diào)節(jié)。
2. 如權(quán)利要求1所述的器件，還包括：控制電路，用于提供控制信號，以用于控制所述 開關(guān)。
3. 如權(quán)利要求2所述的器件，其中，所述控制電路包括：感測電路，用于感測流過所述 LED的電流。
4. 如權(quán)利要求1所述的器件，還包括：整流器電路，被配置為：接收電壓源，并且提供 跨所述LED的整流電壓。
5. 如權(quán)利要求1所述的器件，其中，所述LED包括在串聯(lián)連接的LED串中，并且所述開 關(guān)跨所述串中的多個LED而連接。
6. 如權(quán)利要求5所述的器件，還包括：多個附加開關(guān)，每個附加開關(guān)跨所述串中的多 個LED的不同集合而連接。
7. 如權(quán)利要求1所述的器件，其中，所述LED包括：薄膜LED芯片。
8. 如權(quán)利要求1所述的器件，其中，所述LED包括：藍(lán)寶石倒裝芯片。
9. 如權(quán)利要求1所述的器件，其中，所述LED包括： 有源層，夾在P型層與n型層之間；以及 觸點(diǎn)過孔，被配置為：允許n側(cè)觸點(diǎn)和p側(cè)觸點(diǎn)兩者都位于所述有源層的一側(cè)上。
10. 如權(quán)利要求1所述的器件，還包括：鏡層，在所述芯片載體與所述LED之間。
11. 如權(quán)利要求1所述的器件，還包括：集成電路封裝，其包含包括所述LED和開關(guān)的 所述芯片載體。
12. 如權(quán)利要求11所述的器件，其中，所述集成電路封裝具有三個或更多個引線，并 且是小外形晶體管（SOT)封裝、表面安裝封裝（SMP)或徑向LED器件封裝之一。
13. 如權(quán)利要求11所述的器件，其中，所述集成電路封裝容納多個芯片載體，每個芯 片載體承載一個或更多個LED并且被配置有一個或更多個開關(guān)，以用于控制LED電流流動。
14. 如權(quán)利要求11所述的器件，其中，所述芯片載體僅是所述集成電路封裝中的芯片 載體，所述芯片載體包括多個可開關(guān)LED電路。
15. 如權(quán)利要求14所述的器件，其中，所述可開關(guān)LED電路之一與p觸點(diǎn)引線、n觸點(diǎn) 引線和控制引線關(guān)聯(lián)。
16. -種系統(tǒng)，包括在權(quán)利要求1中所限定的半導(dǎo)體器件中的兩個或更多個，所述半 導(dǎo)體器件中的兩個或更多個被操作地耦接以提供串聯(lián)連接的LED串。
17. 如權(quán)利要求16所述的系統(tǒng)，其中，所述兩個或更多個器件布居在印刷電路板上。
18. -種光引擎，包括如權(quán)利要求16所述的系統(tǒng)。
19. 一種半導(dǎo)體器件，包括： 芯片載體； 多個發(fā)光二極管（LED)，形成在所述芯片載體上或鍵合到所述芯片載體并且被串聯(lián)連 接，其中，所述LED包括夾在p型層與n型層之間的有源層，所述層被橫向地構(gòu)造到串聯(lián)連 接的機(jī)械地和電分離的半導(dǎo)體像素中； 多個開關(guān)，形成在所述芯片載體上或形成在所述芯片載體中，每個開關(guān)操作地跨不同 的LED子集而耦接，并且被配置為：響應(yīng)于控制信號而對通過所述子集的電流進(jìn)行調(diào)節(jié)；以 及 集成電路封裝，其包含包括所述LED和開關(guān)的所述芯片載體。
20. 如權(quán)利要求19所述的器件，還包括以下中的至少一個： 鏡層，在所述芯片載體與所述LED中的每一個之間； 控制電路，用于提供控制信號，以用于控制所述開關(guān)，其中，所述控制電路包括：感測電 路，用于感測流過所述LED的電流；以及 整流器電路，被配置為：接收電壓源，并且提供跨所述LED的整流電壓。
21. 如權(quán)利要求19所述的器件，其中，所述LED中的至少一個包括薄膜LED芯片。
22. 如權(quán)利要求19所述的器件，其中，所述LED中的至少一個包括： 有源層，夾在P型層與n型層之間；以及 觸點(diǎn)過孔，被配置為：允許n側(cè)觸點(diǎn)和p側(cè)觸點(diǎn)這兩者都位于所述有源層的一側(cè)上。
23. 如權(quán)利要求19所述的器件，其中，所述集成電路封裝容納多個芯片載體，每個芯 片載體承載一個或更多個LED并且被配置有一個或更多個開關(guān)，以用于控制LED電流流動。
24. 如權(quán)利要求19所述的器件，其中，所述芯片載體僅是在所述集成電路封裝中的芯 片載體，所述芯片載體包括多個可開關(guān)LED電路，并且所述可開關(guān)LED電路中的每一個與p 觸點(diǎn)引線、n觸點(diǎn)引線和控制引線關(guān)聯(lián)。
25. -種照明系統(tǒng)，包括：集成電路，所述集成電路包括一個或更多個發(fā)光二極管 (LED)以及開關(guān)電路，所述開關(guān)電路用于響應(yīng)于一個或更多個亮度調(diào)節(jié)控制信號而控制通 過所述LED的電流流動，所述系統(tǒng)進(jìn)一步被配置用于直接耦接到整流電壓源。
26. 如權(quán)利要求25所述的系統(tǒng)，其中，所述一個或更多個LED包括：薄膜LED芯片，形 成在集成電路封裝中所容納的載體芯片上。
【文檔編號】H05B33/08GK104365178SQ201380005967
【公開日】2015年2月18日 申請日期:2013年1月21日 優(yōu)先權(quán)日:2012年1月20日
【發(fā)明者】B.西澤格, N.v.馬爾姆, P.莫斯科維奇, W.莫斯科維奇 申請人:奧斯蘭姆施爾凡尼亞公司