專利名稱：具耦合線路的封裝基板構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種封裝基板構(gòu)造，特別是有關(guān)于一種具稱合線路的封裝基板構(gòu)造。
背景技術(shù)：
在印刷電路板及封裝基板上，信號線路電性連接二介面、二元件或二端點(diǎn)之間，其線寬需保持一致，以使信號在線路之間傳遞時(shí)，特性阻抗(characteristic impedance)能保持不變，尤其是在高速及高頻的信號傳遞上，二端點(diǎn)之間更需要通過良好的阻抗匹配所造成的反射，降低信號傳遞所介入的損耗(insertion loss)，且相對提高信號傳遞時(shí)返回?fù)p耗(return loss),以避免影響訊號傳遞的品質(zhì)。一般信號傳輸結(jié)構(gòu)，包含一參考平面及二導(dǎo)線，所述導(dǎo)線相間隔且線寬一致，所述參考平面可為電源平面(power plane)或接地平面(ground plane),其與所述導(dǎo)線之間以一介電層電性隔絕，使所述參考平面與所述導(dǎo)線不為共面。當(dāng)信號經(jīng)過導(dǎo)線時(shí)，較容易因參考平面瑕疵所產(chǎn)生的孔隙或因無參考平面，而造成高阻抗的變異效應(yīng)，使所述導(dǎo)線阻抗不匹配的情況增加，另外，二導(dǎo)線之間的差動(dòng)信號也會產(chǎn)生電流回流路徑與電場改變，使差動(dòng)電氣之特征阻抗改變，造成信號的反射現(xiàn)象，影響信號傳遞的品質(zhì)。如上所述，為了使所述導(dǎo)線阻抗匹配而維持信號傳遞的品質(zhì)，不僅要匹配二導(dǎo)線的線寬W、線距S，線高T及介電層的厚度d，更要注意參考平面存在與否及是否有瑕疵孔隙產(chǎn)生，應(yīng)用在印刷電路板及封裝基板的配置線路上相當(dāng)不便，故，有必要提供一種可避免阻抗匹配問題的封裝基板構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種具耦合線路的封裝基板構(gòu)造，以解決現(xiàn)有技術(shù)須克服阻抗匹配的問題。本發(fā)明的主要目的在于提供一種具耦合線路的封裝基板構(gòu)造，其可以利用二差分線路在同層耦合及二差分線路在相鄰層耦合而實(shí)現(xiàn)混合式差動(dòng)設(shè)計(jì)，而不需要調(diào)整阻抗匹配，可維持較佳的電氣特性。本發(fā)明的次要目的在于提供一種具耦合線路的封裝基板構(gòu)造，其可以利用二差分線路在同層耦合及二差分線路在相鄰層耦合，不需要因阻抗匹配而設(shè)計(jì)對稱線路，進(jìn)而使布線不受空間影響，線路設(shè)計(jì)的彈性大。為達(dá)成本發(fā)明的前述目的，本發(fā)明一實(shí)施例提供一種具耦合線路的封裝基板構(gòu)造，其中所述封裝基板構(gòu)造包含一介電層，多個(gè)上層線路單元，多個(gè)下層線路單元及多個(gè)導(dǎo)電孔，所述介電層具有一上表面及一下表 面，所述上層線路單元設(shè)置于所述介電層的上表面并依序間隔排列，每一上層線路單元具有一上層耦合段；至少一同層耦合段，自所述上層耦合段的至少一端延伸而成；及至少一上層接點(diǎn)，形成于所述至少一同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設(shè)置；所述下層線路單元設(shè)置于所述介電層的下表面并依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；至少一下連接段，自所述下層耦合段的至少一端延伸而成；及至少一下層接點(diǎn)，形成于所述至少一下連接段的一端緣，所述下層接點(diǎn)與對應(yīng)的上層接點(diǎn)電性連接；所述導(dǎo)電孔形成在所述介電層內(nèi)，所述下層接點(diǎn)通過所述導(dǎo)電孔與所述上層接點(diǎn)電性連接。再者，本發(fā)明另一實(shí)施例提供一種具耦合線路的封裝基板構(gòu)造，其中所述具耦合線路的封裝基板構(gòu)造包含一介電層，多個(gè)上層線路單元，多個(gè)下層線路單元及多個(gè)導(dǎo)電孔，所述介電層具有一上表面及一下表面；所述上層線路單元設(shè)置于所述介電層的上表面并依序間隔排列，每一上層線路單元具有一上層耦合段；兩同層耦合段，分別自所述上層耦合段的兩端延伸而成；及兩上層接點(diǎn)，分別形成于所述兩同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設(shè)置；所述下層線路單元設(shè)置于所述介電層的下表面并依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；兩下連接段，分別自所述下層耦合段的兩端延伸而成；及兩下層接點(diǎn)，分別形成于所述兩下連接段的一端緣，所述下層接點(diǎn)與對應(yīng)的上層接點(diǎn)電性連接；所述導(dǎo)電孔形成在所述介電層內(nèi)，所述下層接點(diǎn)通過所述導(dǎo)電孔與所述上層接點(diǎn)電性連接。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說明如下


圖1是本發(fā)明一實(shí)施例具耦合線路的封裝基板構(gòu)造的立體透視圖。圖2是本發(fā)明一實(shí)施例具耦合線路的封裝基板構(gòu)造的上視圖。圖3是本發(fā)明另一實(shí)施例具耦`合線路的封裝基板構(gòu)造的立體透視圖。圖4是本發(fā)明另一實(shí)施例具耦合線路的封裝基板構(gòu)造的上視圖。
具體實(shí)施例方式以下各實(shí)施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。再者，本發(fā)明所提到的方向用語，例如上、下、頂、底、前、后、左、右、內(nèi)、外、側(cè)面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發(fā)明，而非用以限制本發(fā)明。請參照圖1及2所示，本發(fā)明一實(shí)施例的具耦合線路的封裝基板構(gòu)造100主要包含一介電層I，多個(gè)上層線路單元2，多個(gè)下層線路單元3及多個(gè)導(dǎo)電孔10，所述介電層I為絕緣樹脂層，所述上層線路單元2及下層線路單元3例如為銅箔層，其中所述上層線路單元2、介電層I及下層線路單元3依序堆疊成封裝等級的有機(jī)印刷電路板，本發(fā)明將于下文逐一詳細(xì)說明本實(shí)施例上述各元件的細(xì)部構(gòu)造、組裝關(guān)系及其運(yùn)作原理。請參照圖1所示，所述介電層I例如為由環(huán)氧樹脂與玻璃纖維復(fù)合而成的絕緣樹脂層，所述介電層I具有一上表面11及一下表面12，所述導(dǎo)電孔10間隔形成在所述介電層內(nèi)，且由所述上表面11貫穿至所述下表面12。請參照圖1及圖2所示，所述上層線路單元2設(shè)置于所述介電層I的上表面11并依序間隔排列，每一上層線路單元2具有一上層耦合段21，二同層耦合段22，二上層接點(diǎn)23及二上連接段24，其中所述兩同層耦合段22分別自所述上層耦合段21的兩端向外延伸，所述兩上層接點(diǎn)23分別形成于所述同層耦合段22遠(yuǎn)離所述上層耦合段21的端緣，每一上層線路單元2的兩同層耦合段22分別與另兩上層線路單元的同層耦合段22’、22’相鄰且彼此平行設(shè)置，因此可減少線路于介電層I的使用面積且特性阻抗亦可維持不變。再者，每一上連接段24連接在相應(yīng)的上層耦合段21及同層耦合段22之間，所述上連接段24的寬度由連接所述同層耦合段22的一端往連接所述上層耦合段21的另一端漸縮，且所述同層耦合段22的寬度(例如2. 5mm)大于所述上層耦合段21的寬度(例如0. 75mm)。請參照圖1及圖2所示，所述下層線路單元3設(shè)置于所述介電層I的下表面12并依序間隔排列，每一下層線路單元3具有一下層耦合段31，二下連接段32及二下層接點(diǎn)33，所述下層耦合段31與所述上層耦合段21彼此上下對位，所述二下連接段32分別自所述下層耦合段31的兩端向外延伸，所述兩下層接點(diǎn)33分別形成于所述下連接段32遠(yuǎn)離所述下層耦合段31的端緣，所述下層接點(diǎn)33通過所述導(dǎo)電孔10與對應(yīng)的上層接點(diǎn)23’電性連接，所述下連接段32的寬度由連接所述下層接點(diǎn)33的一端往連接所述下層耦合段31的另一端漸縮?！だm(xù)參照圖1及圖2所示，每一同層耦合段22具有一朝內(nèi)的第一側(cè)緣221，及一朝外的第二側(cè)緣222，每一同層耦合段22的第一側(cè)緣221與另一同層耦合段22’的第一側(cè)緣221’相面對而形成一同層耦合關(guān)系；同時(shí)，所述上層耦合段21及下層耦合段31間隔所述介電層I而上下相鄰且相對位，進(jìn)而形成一相鄰層耦合關(guān)系。另外，如圖2所示，所述上層耦合段21可以具有一上彎折點(diǎn)，及所述下層耦合段31可以對應(yīng)具有一下彎折點(diǎn)。值得注意的是，包含所述下彎折點(diǎn)的下層線路單元3可以分別通過兩個(gè)下層接點(diǎn)33及兩個(gè)導(dǎo)電孔10不交替地連接在兩個(gè)位于同側(cè)(例如皆位于圖2上層耦合段21的左下側(cè))的所述同層耦合段22。
·
一般的差分傳輸，也就是在電路板的同一層面上，差分走線必須等長，等寬，緊密靠近，具有抗干擾能力強(qiáng)，有效抑制電磁干擾(EMI)，時(shí)序定位準(zhǔn)確等優(yōu)點(diǎn)。而根據(jù)本實(shí)施例，通過所述同層耦合段22的同層耦合關(guān)系，及所述上層耦合段21及下層耦合段31的相鄰層耦合關(guān)系，不僅能達(dá)到上述優(yōu)點(diǎn)，相鄰層差分傳輸?shù)脑O(shè)計(jì)，可使上層線路與下層線路互為參考平面，更容易控制差走分線的阻抗，降低兩同層線路之間的互感和互容所引起的串?dāng)_，進(jìn)而提聞"[目號傳遞的品質(zhì)。請參照圖3及4所示，本發(fā)明另一實(shí)施例的具耦合線路的具耦合線路的封裝基板構(gòu)造100相似于本發(fā)明圖1實(shí)施例，并大致沿用相同元件名稱及圖號，但本實(shí)施例的差異特征在于每一同層耦合段22具有一朝內(nèi)的第一側(cè)緣221，及一朝外的第二側(cè)緣222，其中一所述同層耦合段22的第一側(cè)緣221與另一相鄰的所述同層耦合段22’的第二側(cè)緣222’相面對而形成一同層耦合關(guān)系；同時(shí)，所述上層耦合段21及下層耦合段31間隔所述介電層I而上下相鄰且相對位，進(jìn)而形成一相鄰層耦合關(guān)系。另外，如圖4所示，所述上層耦合段21可以具有一上彎折點(diǎn)，及所述下層耦合段31可以對應(yīng)具有一下彎折點(diǎn)。值得注意的是，包含所述下彎折點(diǎn)的下層線路單元3可以分別通過兩個(gè)下層接點(diǎn)33及兩個(gè)導(dǎo)電孔10交替地連接在兩個(gè)位于不同側(cè)(例如分別靠近圖4上層耦合段21的左側(cè)及右側(cè))的所述同層耦合段22。
根據(jù)本實(shí)施例，相鄰層差分傳輸?shù)脑O(shè)計(jì)，不僅使上層線路與下層線路互為參考平面而降低兩同層線路之間的互感和互容所引起的串?dāng)_，所述下層耦合段31交替連接在兩個(gè)不同側(cè)的同層耦合段22，其更可進(jìn)一步減輕高頻信號損失，進(jìn)而穩(wěn)定信號傳遞的品質(zhì)。本發(fā)明已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本發(fā)明的范例。必需指出的是，已公開的實(shí)施例并未限制本發(fā)明的范圍。相反地，包含于權(quán)利要求書的精神及范圍的修改及均等設(shè) 置均包括于本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種具耦合線路的封裝基板構(gòu)造，其特征在于所述封裝基板構(gòu)造包含一介電層，具有一上表面及一下表面； 多個(gè)上層線路單元，所述上層線路單元設(shè)置于所述介電層的上表面并依序間隔排列，每一上層線路單元具有一上層耦合段；至少一同層耦合段，自所述上層耦合段的至少一端延伸而成；及至少一上層接點(diǎn)，形成于所述至少一同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設(shè)置； 多個(gè)下層線路單元，設(shè)置于所述介電層的下表面并依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；至少一下連接段，自所述下層耦合段的至少一端延伸而成；及至少一下層接點(diǎn)，形成于所述至少一下連接段的一端緣，所述下層接點(diǎn)與對應(yīng)的上層接點(diǎn)電性連接；及 多個(gè)導(dǎo)電孔，形成在所述介電層內(nèi)，所述下層接點(diǎn)通過所述導(dǎo)電孔與所述上層接點(diǎn)電性連接。
2.如權(quán)利要求1所述的具耦合線路的封裝基板構(gòu)造，其特征在于每一上層線路單元另具有至少一上連接段，連接在所述上層耦合段及同層耦合段之間。
3.如權(quán)利要求1所述的具耦合線路的封裝基板構(gòu)造，其特征在于所述上連接段的寬度由連接所述同層耦合段的一端往連接所述上層耦合段的另一端漸縮。
4.如權(quán)利要求1所述的具耦合線路的封裝基板構(gòu)造，其特征在于所述同層耦合段的寬度大于所述上層耦合段的寬度。
5.如權(quán)利要求1所述的具耦合線路的封裝基板構(gòu)造，其特征在于所述下連接段的寬度由連接所述下層接點(diǎn)的一端往連接所述下層耦合段的另一端漸縮。
6.一種具耦合線路的封裝基板構(gòu)造，其特征在于所述封裝基板構(gòu)造包含一介電層，具有一上表面及一下表面； 多個(gè)上層線路單元，所述上層線路單元設(shè)置于所述介電層的上表面并依序間隔排列，每一上層線路單元具有一上層耦合段；兩同層耦合段，分別自所述上層耦合段的兩端延伸而成；及兩上層接點(diǎn)，分別形成于所述兩同層耦合段的一端緣，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設(shè)置； 多個(gè)下層線路單元，設(shè)置于所述介電層的下表面并依序間隔排列，每一下層線路單元具有一下層耦合段，與所述上層耦合段彼此上下對位；兩下連接段，分別自所述下層耦合段的兩端延伸而成；及兩下層接點(diǎn)，分別形成于所述兩下連接段的一端緣，所述下層接點(diǎn)與對應(yīng)的上層接點(diǎn)電性連接；及 多個(gè)導(dǎo)電孔，形成在所述介電層內(nèi)，所述下層接點(diǎn)通過所述導(dǎo)電孔與所述上層接點(diǎn)電性連接。
7.如權(quán)利要求6所述的具耦合線路的封裝基板構(gòu)造，其特征在于每一上層線路單元另具有至少一上連接段，連接在所述上層耦合段及同層耦合段之間。
8.如權(quán)利要求7所述的具耦合線路的封裝基板構(gòu)造，其特征在于所述上連接段的寬度由連接所述同層耦合段的一端往連接所述上層耦合段的另一端漸縮。
9.如權(quán)利要求6所述的具耦合線路的封裝基板構(gòu)造，其特征在于所述同層耦合段的寬度大于所述上層耦合段的寬度。
10.如權(quán)利要求6所述的具耦合線路的封裝基板構(gòu)造，其特征在于所述下連接段的寬度由連接所述下·層接點(diǎn)的一端往連接所述下層耦合段的另一端漸縮。
全文摘要
本發(fā)明公開一種具耦合線路的封裝基板構(gòu)造包含一介電層，多個(gè)上層線路單元，多個(gè)下層線路單元及多個(gè)導(dǎo)電孔，所述上層線路單元設(shè)置于所述介電層的上表面并依序間隔排列，每一上層線路單元的同層耦合段與另一上層線路單元的同層耦合段相鄰且彼此平行設(shè)置；所述下層線路單元設(shè)置于所述介電層的下表面并依序間隔排列，利用二差分線路在同層耦合及二差分線路在相鄰層耦合而實(shí)現(xiàn)混合式差動(dòng)設(shè)計(jì)，而不需要調(diào)整阻抗匹配，可維持較佳的電氣特性。
文檔編號H05K1/02GK103050474SQ20121051630
公開日2013年4月17日 申請日期2012年12月5日 優(yōu)先權(quán)日2012年12月5日
發(fā)明者王陳肇 申請人:日月光半導(dǎo)體制造股份有限公司