專利名稱：紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)以及其中IrDA模塊的操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種數(shù)據(jù)傳輸系統(tǒng)，且特別是有關(guān)于一種紅外光數(shù)據(jù)傳輸協(xié)議 (infrared data association，以下稱IrDA)系統(tǒng)以及其中IrDA模塊的操作方法。
背景技術(shù)：
在由休眠模式(sle^ mode)轉(zhuǎn)態(tài)到動(dòng)作模式(Active mode)時(shí)，有些IrDA模塊的數(shù)據(jù)端R )會(huì)在一段短時(shí)間(以下稱為信號(hào)無效期間)傳出一個(gè)沒有意義的信號(hào)。這個(gè)沒有意義的信號(hào)會(huì)進(jìn)入中央處理機(jī)(central processing unit，以下稱CPU)中。CPU可能會(huì)將此沒有意義的信號(hào)當(dāng)成一個(gè)正常的傳送信號(hào)，因而造成數(shù)據(jù)傳輸系統(tǒng)接收到錯(cuò)誤的數(shù)據(jù)或是導(dǎo)致傳輸失敗。先前的技術(shù)都是采用軟件方式進(jìn)行改善。也就是說，在休眠模式轉(zhuǎn)態(tài)到動(dòng)作模式時(shí)的一段預(yù)設(shè)期間中(即在信號(hào)無效期間中)，利用軟件方式讓CPU忽略IrDA模塊傳送來沒有意義的RXD信號(hào)。這些IrDA模塊的產(chǎn)品說明書會(huì)要求系統(tǒng)開發(fā)者修正軟件，以使CPU 避開這一段沒有意義的信號(hào)后，再正式進(jìn)行數(shù)據(jù)接收。

發(fā)明內(nèi)容
本發(fā)明提供一種紅外光數(shù)據(jù)傳輸協(xié)議(infrared data association，以下稱 IrDA)系統(tǒng)以及其中IrDA模塊的操作方法，避免控制器在休眠模式轉(zhuǎn)態(tài)到動(dòng)作模式時(shí)接收到?jīng)]有意義的信號(hào)。本發(fā)明實(shí)施例提出一種IrDA系統(tǒng)。此IrDA系統(tǒng)包括IrDA模塊、控制器以及箝位電路。IrDA模塊具有休眠端與數(shù)據(jù)端?？刂破鬟B接至該休眠端與該數(shù)據(jù)端。箝位電路檢測該休眠端的邏輯準(zhǔn)位。在該休眠端的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的一信號(hào)無效期間，箝位電路將該數(shù)據(jù)端箝制于第一邏輯準(zhǔn)位。本發(fā)明實(shí)施例提出一種IrDA模塊的操作方法。所述操作方法包括檢測該IrDA 模塊的休眠端的邏輯準(zhǔn)位；在所述休眠端的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的信號(hào)無效期間，將IrDA模塊的數(shù)據(jù)端箝制于第一邏輯準(zhǔn)位。在本發(fā)明一實(shí)施例中，上述箝位電路包括電阻、電容以及開關(guān)。電阻的第一端連接至IrDA模塊的休眠端。電容的第一端連接至電阻的第二端。電容的第二端連接至第二邏輯準(zhǔn)位。開關(guān)的控制端連接至電阻的第二端。開關(guān)的第一端連接至IrDA模塊的數(shù)據(jù)端。開關(guān)的第二端連接至第一邏輯準(zhǔn)位。基于上述，本發(fā)明實(shí)施例在休眠模式轉(zhuǎn)態(tài)到動(dòng)作模式時(shí)的信號(hào)無效期間，利用硬件方式將IrDA模塊的數(shù)據(jù)端箝制于第一邏輯準(zhǔn)位?？v使IrDA模塊的數(shù)據(jù)端在所述信號(hào)無效期間輸出了沒有意義的信號(hào)，箝位電路在所述信號(hào)無效期間可以將IrDA模塊的數(shù)據(jù)端箝制于第一邏輯準(zhǔn)位。因此，IrDA模塊在休眠模式轉(zhuǎn)態(tài)到動(dòng)作模式時(shí)，控制器不會(huì)接收到?jīng)]有意義的信號(hào)。為讓本發(fā)明上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖作詳細(xì)說明如下。


圖1是本發(fā)明實(shí)施例一種紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)的功能模塊示意圖；圖2是圖1所示IrDA系統(tǒng)的其中一種實(shí)現(xiàn)范例示意圖；圖3是圖2所示信號(hào)時(shí)序示意圖；圖4是圖1所示IrDA系統(tǒng)的另一種實(shí)現(xiàn)范例示意圖；圖5是圖1所示IrDA系統(tǒng)的再一種實(shí)現(xiàn)范例示意圖；圖6是圖5所示信號(hào)時(shí)序示意圖。附圖標(biāo)記說明10:外部裝置；110:控制器；120 箝位電路；130 JrDA 模塊；ACT:動(dòng)作模式；C:電容；IVP 信號(hào)無效期間；R 電阻；RXD、TXD 數(shù)據(jù)端；SD 休眠端；SLP:休眠模式；SW:開關(guān)；VG 電壓；100 紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)。
具體實(shí)施例方式圖1是本發(fā)明實(shí)施例一種紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)的功能模塊示意圖。圖2是 圖IIrDA系統(tǒng)的其中一種實(shí)現(xiàn)范例示意圖。圖3是圖2所示信號(hào)時(shí)序示意圖。此IrDA系 統(tǒng)100包括控制器110、箝位電路120以及IrDA模塊130。IrDA模塊130具有休眠端SD、 數(shù)據(jù)端RH)與數(shù)據(jù)端TH)。此IrDA模塊130可以是現(xiàn)在或?qū)砣魏晤愋偷腎rDA模塊。例 如，IrDA模塊130可以是諸如軟件編號(hào)K0I-6002AE等IrDA模塊。參見圖1、圖2和圖3，控制器110可以是中央處理器(central processing unit, CPU)、數(shù)字信號(hào)處理器(digital signal processor,DSP)、微控制器(micro-controller)、 微處理器(micro-processor)、可編程邏輯裝置(ProgrammableIogie device, PLD)、復(fù)雜 可編程邏輯裝置(complex programmable logic device，CPLD)、場可編程門陣列(field programmable gate array, FPGA) JlK M _ ) 電足各(applied specific integrated circuit, ASIC)等。控制器110連接至IrDA模塊130的休眠端SD、數(shù)據(jù)端RXD與數(shù)據(jù)端 TH)?？刂破?10可以通過休眠端SD控制IrDA模塊130進(jìn)入動(dòng)作模式(Active mode) ACT 或是休眠模式(Sle^ mode)SLP。若IrDA模塊130操作在動(dòng)作模式ACT中，則控制器110 可以通過數(shù)據(jù)端TH)將輸出數(shù)據(jù)傳送給IrDA模塊130，然后IrDA模塊130將此輸出數(shù)據(jù)以 紅外光形式傳送給外部裝置10。若外部裝置10將輸入數(shù)據(jù)以紅外光形式傳送給IrDA模塊 130，則IrDA模塊130可以通過數(shù)據(jù)端RXD將輸入數(shù)據(jù)傳送給控制器110。如前所述，在由休眠模式SLP轉(zhuǎn)態(tài)到動(dòng)作模式ACT時(shí)(在信號(hào)無效期間IVP)，IrDA 模塊130的數(shù)據(jù)端RXD可能會(huì)在信號(hào)無效期間IVP中傳出沒有意義的信號(hào)。箝位電路120 的檢測端連接至IrDA模塊130的休眠端SD，以檢測此休眠端SD的邏輯準(zhǔn)位。通過休眠端SD的準(zhǔn)位檢測，箝位電路120可以在IrDA模塊130從休眠模式SLP轉(zhuǎn)態(tài)到動(dòng)作模式ACT時(shí)將數(shù)據(jù)端RXD箝制于第一邏輯準(zhǔn)位。也就是說，在休眠端SD的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的信號(hào)無效期間IVP，箝位電路120將數(shù)據(jù)端RXD箝制于第一邏輯準(zhǔn)位。待信號(hào)無效期間IVP結(jié)束后， 箝位電路120才釋放(release) IrDA模塊130的數(shù)據(jù)端R)(D。在箝位電路120釋放數(shù)據(jù)端 RXD后，IrDA模塊130可以通過數(shù)據(jù)端RXD將正確的輸入數(shù)據(jù)傳送給控制器110。值得注意的是，上述第一邏輯準(zhǔn)位可以是任何電壓準(zhǔn)位或是電流準(zhǔn)位，需視系統(tǒng)設(shè)計(jì)需求而定。例如，箝位電路120可以在邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的信號(hào)無效期間IVP將IrDA模塊130的數(shù)據(jù)端RXD箝制于邏輯低準(zhǔn)位L。此邏輯低準(zhǔn)位L可以是接地電壓或是其它固定的參考電壓。在某些實(shí)施例中，箝位電路120可以在邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的信號(hào)無效期間IVP 將IrDA模塊130的數(shù)據(jù)端RXD箝制于邏輯高準(zhǔn)位H。此邏輯高準(zhǔn)位H可以是電源電壓VDD 或是其它高于邏輯低準(zhǔn)位L的電壓準(zhǔn)位。應(yīng)用上述實(shí)施例者可以依據(jù)上述實(shí)施說明的教示以及產(chǎn)品設(shè)計(jì)需求，而以任何方式實(shí)現(xiàn)箝位電路120。例如，圖2是圖IIrDA系統(tǒng)的其中一種實(shí)現(xiàn)范例示意圖。請(qǐng)參照?qǐng)D 2，箝位電路120包括電阻R、電容C以及開關(guān)SW。電阻R的第一端連接至IrDA模塊的休眠端SD。電容C的第一端連接至電阻R的第二端。電容C的第二端連接至第二邏輯準(zhǔn)位。在本實(shí)施例中，所述第二邏輯準(zhǔn)位為邏輯低準(zhǔn)位L(例如接地電壓)。在其它實(shí)施例中，所述第二邏輯準(zhǔn)位可能是邏輯高準(zhǔn)位H或是其它固定的參考準(zhǔn)位。圖2所示開關(guān)SW可以任何方式實(shí)現(xiàn)。例如，本實(shí)施例是以N通道金屬氧化物半導(dǎo)體(N-channel metal oxide semiconductor,以下稱 NMOS)晶體管實(shí)現(xiàn)開關(guān) SW。開關(guān) SW 的控制端(例如閘極端)連接至電阻R的第二端，以接收電壓\。開關(guān)SW的第一端(例如汲極端)連接至IrDA模塊的數(shù)據(jù)端R)(D。開關(guān)SW的第二端(例如源極端)連接至第一邏輯準(zhǔn)位。雖然圖2所示第一邏輯準(zhǔn)位是接地電壓準(zhǔn)位，然而不以此為限。在其它實(shí)施例中， 所述開關(guān)SW的第二端可能連接至邏輯高準(zhǔn)位H (例如電源電壓VDD)。圖3是圖2所示信號(hào)時(shí)序示意圖。請(qǐng)參照?qǐng)D2與圖3，控制器110通過休眠端SD 傳送邏輯高準(zhǔn)位H給IrDA模塊130，使得IrDA模塊130處在休眠模式SLP。若需要傳送數(shù)據(jù)，控制器110會(huì)通過休眠端SD傳送邏輯低準(zhǔn)位L給IrDA模塊130，使IrDA模塊130結(jié)束休眠模式SLP并且進(jìn)入動(dòng)作模式ACT。箝位電路120的電阻R與電容C形成RC延遲電路。 通過決定電阻R的電阻值與電容C的電容值，可以決定RC延遲電路的延遲時(shí)間。通過RC 延遲電路，開關(guān)SW可以在休眠端SD的電壓準(zhǔn)位轉(zhuǎn)態(tài)后延遲至信號(hào)無效期間IVP結(jié)束才被截止(turn off) ο如前所述，在由休眠模式SLP轉(zhuǎn)態(tài)到動(dòng)作模式ACT時(shí)，IrDA模塊130的數(shù)據(jù)端RXD 可能會(huì)在一小段時(shí)間中(即圖3的信號(hào)無效期間IVP)傳出沒有意義的信號(hào)。RC延遲電路的延遲時(shí)間需視信號(hào)無效期間IVP的長短來決定。開關(guān)SW受電壓Ve的控制而導(dǎo)通(turn on)，因而在休眠模式SLP中IrDA模塊130的數(shù)據(jù)端RXD被箝制于第一邏輯準(zhǔn)位。在信號(hào)無效期間IVP，縱使休眠端SD的電壓準(zhǔn)位轉(zhuǎn)態(tài)至邏輯低準(zhǔn)位L，箝位電路120的RC延遲電路會(huì)延遲至信號(hào)無效期間IVP結(jié)束后才對(duì)應(yīng)地截止開關(guān)SW。也就是說，開關(guān)SW使IrDA模塊130的數(shù)據(jù)端RXD保持(ke印)在某一準(zhǔn)位，并且等到待IrDA模塊130的數(shù)據(jù)端RXD已完全備妥(ready)后再釋放(release)此數(shù)據(jù)端R)(D。因此，圖2所示IrDA系統(tǒng)100可以避免控制器110接收到無意義的信號(hào)。
圖4是圖1所示IrDA系統(tǒng)的另一種實(shí)現(xiàn)范例示意圖。圖4所示箝位電路120與圖2所示箝位電路120相似，因此本實(shí)施例可以參照?qǐng)D2的相關(guān)說明。圖4所示箝位電路 120與圖2所示箝位電路120不同之處在于電容C的第二端與開關(guān)SW的第二端均連接至電源電壓VDD。在休眠模式SLP中，控制器110通過休眠端SD傳送邏輯高準(zhǔn)位H給IrDA模塊130，使得開關(guān)SW被導(dǎo)通而將IrDA模塊130的數(shù)據(jù)端RXD箝制于電源電壓VDD。控制器 110將休眠端SD的電壓轉(zhuǎn)態(tài)至邏輯低準(zhǔn)位L，則IrDA模塊130結(jié)束休眠模式SLP并且進(jìn)入動(dòng)作模式ACT。在信號(hào)無效期間IVP，箝位電路120的RC延遲電路會(huì)使開關(guān)SW保持導(dǎo)通而將數(shù)據(jù)端R )箝制于電源電壓VDD，直到信號(hào)無效期間IVP結(jié)束后才使開關(guān)SW截止。也就是說，開關(guān)SW使IrDA模塊130的數(shù)據(jù)端RXD保持在電源電壓VDD，并且等到待IrDA模塊 130的數(shù)據(jù)端RXD已完全備妥后再釋放此數(shù)據(jù)端R)(D，因此圖4所示IrDA系統(tǒng)100可以避免控制器110接收到無意義的信號(hào)。上述實(shí)施例雖以NMOS晶體管實(shí)現(xiàn)開關(guān)SW，然而開關(guān)SW實(shí)現(xiàn)方式不限于此。例如， 圖5是圖IIrDA系統(tǒng)100的再一種實(shí)現(xiàn)范例示意圖。請(qǐng)參照?qǐng)D5，本實(shí)施例是以P通道金屬氧化物半導(dǎo)體(P-channel metal oxidesemiconductor，以下稱PM0S)晶體管實(shí)現(xiàn)開關(guān)SW。 圖5所示箝位電路120與圖2所示箝位電路120相似，因此本實(shí)施例可以參照?qǐng)D2的相關(guān)說明。圖5所示箝位電路120與圖2所示箝位電路120不同之處在于圖5所示休眠端SD 的致能邏輯與開關(guān)SW的實(shí)現(xiàn)方式。圖6是圖5所示信號(hào)時(shí)序示意圖。請(qǐng)參照?qǐng)D5與圖6，在本實(shí)施例中，控制器110 通過休眠端SD傳送邏輯低準(zhǔn)位L給IrDA模塊130，使得IrDA模塊130處在休眠模式SLP。 若需要傳送數(shù)據(jù)，控制器110會(huì)通過休眠端SD傳送邏輯高準(zhǔn)位H給IrDA模塊130，使IrDA 模塊130結(jié)束休眠模式SLP并且進(jìn)入動(dòng)作模式ACT。通過決定電阻R的電阻值與電容C的電容值，可以決定RC延遲電路的延遲時(shí)間。通過RC延遲電路，開關(guān)SW可以在休眠端SD的電壓準(zhǔn)位轉(zhuǎn)態(tài)時(shí)保持導(dǎo)通狀態(tài)，直到信號(hào)無效期間IVP結(jié)束才被截止。也就是說，開關(guān)SW 使IrDA模塊130的數(shù)據(jù)端RXD保持在某一準(zhǔn)位，并且等到待IrDA模塊130的數(shù)據(jù)端RXD 已完全備妥后再釋放此數(shù)據(jù)端R )，因此圖5所示IrDA系統(tǒng)100可以避免控制器110接收到無意義的信號(hào)。綜上所述，上述諸實(shí)施例中IrDA模塊130的操作方法說明如下。首先，檢測IrDA 模塊130的休眠端SD的邏輯準(zhǔn)位。在休眠端SD的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的信號(hào)無效期間IVPJf IrDA模塊130的數(shù)據(jù)端RXD箝制于第一邏輯準(zhǔn)位。前述第一邏輯準(zhǔn)位例如是邏輯低準(zhǔn)位， 而在其它實(shí)施中前述第一邏輯準(zhǔn)位也可能是邏輯高準(zhǔn)位。在信號(hào)無效期間IVP結(jié)束后，不將數(shù)據(jù)端RXD箝制于第一邏輯準(zhǔn)位(亦即釋放此數(shù)據(jù)端RXD)。在休眠模式SLP轉(zhuǎn)態(tài)到動(dòng)作模式ACT時(shí)的信號(hào)無效期間IVP，上述諸實(shí)施例利用硬件方式將IrDA模塊130的數(shù)據(jù)端RXD箝制于第一邏輯準(zhǔn)位。因此，縱使IrDA模塊130的數(shù)據(jù)端R)(D在信號(hào)無效期間IVP輸出了沒有意義的信號(hào)，箝位電路120在此信號(hào)無效期間 IVP可以將IrDA模塊130的數(shù)據(jù)端RXD箝制于第一邏輯準(zhǔn)位。所以，當(dāng)IrDA模塊130在休眠模式SLP轉(zhuǎn)態(tài)到動(dòng)作模式ACT時(shí)，控制器110不會(huì)接收到?jīng)]有意義的信號(hào)。雖然本發(fā)明已以實(shí)施例描述如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明精神和范圍內(nèi)，都可作些許更動(dòng)與潤飾，故本發(fā)明保護(hù)范圍當(dāng)以權(quán)利要求書為準(zhǔn)。
權(quán)利要求
1.一種紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，包括一紅外光數(shù)據(jù)傳輸協(xié)議模塊，具有一休眠端與一數(shù)據(jù)端； 一控制器，連接至該休眠端與該數(shù)據(jù)端；以及，一箝位電路，檢測該休眠端的邏輯準(zhǔn)位，并在該休眠端的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的一信號(hào)無效期間，將該數(shù)據(jù)端箝制于一第一邏輯準(zhǔn)位。
2.根據(jù)權(quán)利要求1所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該控制器是中央處理機(jī)、微控制器、微處理器或數(shù)字信號(hào)理器。
3.根據(jù)權(quán)利要求1所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該第一邏輯準(zhǔn)位為邏輯低準(zhǔn)位。
4.根據(jù)權(quán)利要求1所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該第一邏輯準(zhǔn)位為邏輯高準(zhǔn)位。
5.根據(jù)權(quán)利要求1所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該箝位電路包括 一電阻，該電阻的第一端連接至該紅外光數(shù)據(jù)傳輸協(xié)議模塊的休眠端；一電容，該電容的第一端連接至該電阻的第二端，該電容的第二端連接至一第二邏輯準(zhǔn)位；以及，一開關(guān)，該開關(guān)的控制端連接至該電阻的第二端，該開關(guān)的第一端連接至該紅外光數(shù)據(jù)傳輸協(xié)議模塊的數(shù)據(jù)端，該開關(guān)的第二端連接至該第一邏輯準(zhǔn)位。
6.根據(jù)權(quán)利要求5所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該第二邏輯準(zhǔn)位為邏輯低準(zhǔn)位。
7.根據(jù)權(quán)利要求5所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該第二邏輯準(zhǔn)位為邏輯高準(zhǔn)位。
8.根據(jù)權(quán)利要求5所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該開關(guān)為N通道金屬氧化物半導(dǎo)體晶體管。
9.根據(jù)權(quán)利要求5所述的紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)，其中該開關(guān)為P通道金屬氧化物半導(dǎo)體晶體管。
10.一種紅外光數(shù)據(jù)傳輸協(xié)議模塊的操作方法，包括 檢測該紅外光數(shù)據(jù)傳輸協(xié)議模塊的一休眠端的邏輯準(zhǔn)位；以及，在該休眠端的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的一信號(hào)無效期間，將該紅外光數(shù)據(jù)傳輸協(xié)議模塊的一數(shù)據(jù)端箝制于一第一邏輯準(zhǔn)位。
11.根據(jù)權(quán)利要求10所述紅外光數(shù)據(jù)傳輸協(xié)議模塊的操作方法，其中該第一邏輯準(zhǔn)位為邏輯低準(zhǔn)位。
12.根據(jù)權(quán)利要求10所述紅外光數(shù)據(jù)傳輸協(xié)議模塊的操作方法，其中該第一邏輯準(zhǔn)位為邏輯高準(zhǔn)位。
13.根據(jù)權(quán)利要求10所述紅外光數(shù)據(jù)傳輸協(xié)議模塊的操作方法，還包括 在該信號(hào)無效期間結(jié)束后，不將該數(shù)據(jù)端箝制于該第一邏輯準(zhǔn)位。
全文摘要
本發(fā)明提供一種紅外光數(shù)據(jù)傳輸協(xié)議系統(tǒng)以及其中IrDA模塊的操作方法。此IrDA系統(tǒng)包括IrDA模塊、控制器以及箝位電路。IrDA模塊具有休眠端與數(shù)據(jù)端?？刂破鬟B接至該休眠端與該數(shù)據(jù)端。箝位電路檢測該休眠端的邏輯準(zhǔn)位。在該休眠端的邏輯準(zhǔn)位轉(zhuǎn)態(tài)時(shí)的一信號(hào)無效期間，箝位電路將該數(shù)據(jù)端箝制于第一邏輯準(zhǔn)位。
文檔編號(hào)H05K13/00GK102222057SQ201010151758
公開日2011年10月19日 申請(qǐng)日期2010年4月15日 優(yōu)先權(quán)日2010年4月15日
發(fā)明者張全汪 申請(qǐng)人:泰金寶電通股份有限公司, 金寶電子工業(yè)股份有限公司