專利名稱：一種點燈系統(tǒng)和方法
技術(shù)領域：
本發(fā)明涉及指示燈顯示，尤其涉及一種點燈系統(tǒng)和方法。
技術(shù)背景目前，隨著各項技術(shù)的發(fā)展，通信設備的功能越來越全面，集成度也越 來越高，如出現(xiàn)了集成了數(shù)據(jù)安全、語音通信、視頻交互、業(yè)務定制等功能 的通信設備。相應地，作為通信設備的輔助顯示設備的指示燈，其數(shù)量也隨 之增加，并且其顯示狀態(tài)的復雜度也逐漸增大。現(xiàn)有技術(shù)中，對指示燈的狀態(tài)控制，通常都是由CPLD (Complex Programmable Logic Device,復雜可編程邏輯器件)或FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)等可編程邏輯芯片并行點燈 來實現(xiàn)的，即對應各個指示燈的狀態(tài)控制信號分別通過邏輯芯片的一個管腳 進行傳輸，指示燈的數(shù)量越多，所需占用的管腳數(shù)就越多。然而，目前的可 編程邏輯芯片通常為標準件，其管腳的數(shù)量和邏輯單元的規(guī)模是成正比的， 因此在邏輯單元需求量一定的情況下，為了實現(xiàn)對較多指示燈的狀態(tài)控制， 則可能需要調(diào)換邏輯單元規(guī)模較大的芯片，以滿足較多管腳的需求，但這樣 一來，不僅造成邏輯資源的浪費，也會使得成本加大；或者，也可能使用多 個可編程邏輯芯片來擴展管腳的數(shù)量，但這樣的話，同樣會造成邏輯資源的 浪費和成本的加大，并且由于增加了芯片之間的通信，致使加大了可編程邏 輯芯片的設計復雜度。發(fā)明內(nèi)容有鑒于此，本發(fā)明中一方面提供一種點燈系統(tǒng)，另一方面提供一種點燈 方法，以節(jié)約邏輯資源。本發(fā)明所提供的點燈系統(tǒng)，包括可編程邏輯模塊，用于將需要并行輸出的點燈信號，進行時鐘采樣后串行 輸出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信號；串入/并出移位鎖存模塊，用于根據(jù)所述移位信號和鎖存信號將所述串 行輸出的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點 燈。其中，所述串入/并出移位鎖存模塊包括 一個串入/并出移位鎖存芯片， 或者級聯(lián)的兩個或兩個以上的串入/并出移位鎖存芯片。較佳地，所述可編程邏輯模塊包括CPLD芯片或FPGA芯片。 本發(fā)明所提供的點燈方法，包括A、 可編程邏輯模塊將需要并行輸出的點燈信號，進行時鐘采樣后串行輸 出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信號；B、 串入/并出移位鎖存模塊根據(jù)所述移位信號和鎖存信號將所述串行輸出 的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點燈。其中，步驟A之前，該方法進一步包括沖艮據(jù)指示燈的刷新頻率，設置采 樣時鐘；根據(jù)所述采樣時鐘及指示燈的個數(shù)，設置移位時鐘和鎖存時鐘；所述步驟A包括可編程邏輯模塊根據(jù)設置的采樣時鐘，利用計數(shù)器進行 采樣計數(shù)；在所述采樣時鐘的上升沿，將采樣到的點燈信號從自身的設定管腳 輸出，并按照所述移位時鐘和所述鎖存時鐘同步輸出移位信號和鎖存信號；步驟B中所述串入/并出移位鎖存沖莫塊#4居移位信號和鎖存信號將所述串 行輸出的點燈信號轉(zhuǎn)換為并行信號輸出包括串入/并出移位鎖存模塊在所述移 位信號的上升沿，將自身移位寄存器中的數(shù)據(jù)依次進行移位，并將所述點燈信 號從所述可編程邏輯芯片的設定管腳移入自身的移位寄存器；在所述鎖存信號 的上升沿，將自身寄存器中的數(shù)據(jù)并行輸出。較佳地，所述移位時鐘為所述采樣時鐘的反向時鐘；所述鎖存時鐘的頻率 為所述采樣時鐘頻率的1/N, N為指示燈的個數(shù)。其中，所述串入/并出移位鎖存模塊包括 一個串入/并出移位鎖存芯片，5或者級聯(lián)的兩個或兩個以上的串入/并出移位鎖存芯片。從上述方案可以看出，本發(fā)明由可編程邏輯模塊將需要并行輸出的點燈 信號，進行時鐘采樣后串行輸出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信號；并由串入/并出移位鎖存模塊根據(jù)所述移位信號和鎖 存信號將所述串行輸出的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點燈。從而使得本發(fā)明中的點燈技術(shù)無論指示燈的數(shù)量多么巨 大，都只需占用可編程邏輯模塊的三個管腳，因此可編程邏輯模塊的規(guī)?？?只根據(jù)邏輯單元的需求進行選取，無需根據(jù)指示燈的個數(shù)選取，從而大大節(jié) 省了邏輯資源，進一步還降低了成本。


圖1為本發(fā)明實施例中點燈系統(tǒng)的示例性結(jié)構(gòu)圖；圖2為本發(fā)明實施例中的一個應用示例；圖3為圖2所示應用示例中74AHC595芯片的結(jié)構(gòu)示意圖；圖4為圖2所示應用示例中各信號的時序圖；圖5為本發(fā)明實施例中點燈方法的示例性流程圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，下面結(jié)合實施例和 附圖，對本發(fā)明進一步詳細說明。圖1為本發(fā)明實施例中點燈系統(tǒng)的示例性結(jié)構(gòu)圖。如圖l所示，該系統(tǒng) 包括可編程邏輯模塊和串入/并出移位鎖存模塊。其中，可編程邏輯模塊用于將需要并行輸出的點燈信號，進行時鐘采樣后 串行輸出，并對應所述串行輸出的點燈信號DS，同步輸出移位信號SH—CLK 和鎖存信號ST_CLK。其中，可編程邏輯模塊可為CPLD芯片或FPGA芯片等 可編程邏輯芯片?？梢?，本實施例中的點燈系統(tǒng)只需占用可編程邏輯芯片的三 個管腳。串入/并出移位鎖存模塊用于根據(jù)所述移位信號和鎖存信號將所述串行 輸出的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點燈。 其中，串入/并出移位鎖存模塊可包括至少一個串入/并出移位鎖存芯片，該 芯片可以為現(xiàn)有技術(shù)中的已有芯片，也可以為未來出現(xiàn)的芯片。具體實現(xiàn)時， 可根據(jù)實際指示燈的個數(shù)及每個串入/并出移位鎖存芯片的并行輸出端口 ， 選取串入/并出移位鎖存芯片的個數(shù)，并將各串入/并出移位鎖存芯片進行級 聯(lián)。實際應用中，可首先根據(jù)人眼對指示燈刷新頻率的敏感度，設置指示燈 的刷新頻率，以使人眼對指示燈的刷新情況不敏感，然后根據(jù)指示燈的刷新 頻率，設置輸出串行點燈信號的采樣時鐘，并根據(jù)所述采樣時鐘及指示燈的 個數(shù)，設置移位時鐘和鎖存時鐘。例如，可設置采樣時鐘的反向時鐘作為移位時鐘，并可設置1/N的采樣時鐘的頻率作為鎖存時鐘的頻率，其中，N為 指示燈的個數(shù)。之后，根據(jù)設置的采樣時鐘，利用計數(shù)器進行采樣計數(shù)，不 同的計數(shù)結(jié)果對應不同的點燈信號，在所述采樣時鐘的上升沿，將采樣到的 點燈信號，即計數(shù)結(jié)果對應的點燈信號從可編程邏輯模塊的設定管腳輸出， 并按照所述移位時鐘和所述鎖存時鐘同步輸出移位信號和鎖存信號。串入/并出移位鎖存模塊可在所述移位信號的上升沿將自身移位寄存器 中的數(shù)據(jù)依次進行移位，并將所述點燈信號從所述可編程邏輯芯片的設定管 腳移入自身的移位寄存器；在所述鎖存信號的上升沿，將自身寄存器中的數(shù) 據(jù)并行輸出。下面以需要控制24個指示燈的情況為例，列舉一個應用示例。圖2為本發(fā)明實施例中的一個應用示例。如圖2所示，本示例中，可編程邏輯模塊可采用CPLD芯片，且串入/并出移位鎖存芯片可采用74AHC595心巧》圖3為74AHC595芯片的結(jié)構(gòu)示意圖?？梢?，74AHC595芯片包括八 個移位寄存器，對應八個并行數(shù)據(jù)輸出端口 Q0 Q7， 一個串行數(shù)據(jù)輸出端 口 Q7—1, —個串行數(shù)據(jù)DS輸入端口 ， 一個移位信號SHCP輸入端口 ， 一個鎖存信號STCP輸入端口， 一個異步低電平復位信號MR端口和一個輸出 有效信號OE端口。為了實現(xiàn)對24個指示燈的控制，如圖2所示，本示例中可采用三個 74AHC595芯片，并將所述芯片通過端口 Q7_l進行級聯(lián)，得到Q0至Q23 共24個并行數(shù)據(jù)輸出端口 。將CPLD芯片的串行點燈信號DS的輸出端口 、 移位信號SH一CLK的輸出端口以及鎖存信號ST—CLK輸出端口分別與第一 個74AHC595芯片的串行數(shù)據(jù)DS輸入端口 、移位信號SHCP輸入端口以及 鎖存信號STCP輸入端口相連。圖4為采樣時鐘REFCLK、移位時鐘SH—CLK、鎖存時鐘ST_CLK以 及點燈信號DS的時序圖。如圖4所示，移位時鐘是采用時鐘的反向時鐘， 鎖存時鐘的頻率為采樣時鐘頻率的1/24。其中，CPLD芯片在所述采樣時鐘 的上升沿時，將采樣到的點燈信號DS從CPLD芯片輸出，并同步輸出移位 時鐘和鎖存時鐘對應的信號，在移位時鐘的上升沿，即采樣時鐘的下降沿， 74AHC595芯片進行數(shù)據(jù)移位，并將點燈信號移入自身的寄存器；在鎖存時 鐘的上升沿，將24個點燈信號通過Q0至Q23共24個并行數(shù)據(jù)輸出端口輸 出。本應用示例中，如果24個指示燈全部采用可編程邏輯芯片并^f亍點燈， 則可編程邏輯芯片的管腳需要再增加21個，而可編程邏輯芯片規(guī)模增大的 成本是遠大于3片74AHC595芯片的成本的，此外，若采用大小兩個可編程 邏輯芯片來實現(xiàn)，則復雜度和成本將比3片74AHC595芯片的復雜度和成本 更高。以上對本發(fā)明實施例中的點燈系統(tǒng)進行了詳細描述，下面再對本發(fā)明實 施例中的點燈方法進行詳細描述。圖5為本發(fā)明實施例中點燈方法的示例性流程圖。如圖5所示，該流程 包括如下步驟步驟501，可編程邏輯模塊將需要并行輸出的點燈信號，進行時鐘采樣 后串行輸出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信本實施例中，可首先根據(jù)人眼對指示燈刷新頻率的敏感度，設置指示燈 的刷新頻率，以使人眼對指示燈的刷新情況不敏感，然后根據(jù)指示燈的刷新頻率，設置采樣時鐘；根據(jù)所述采樣時鐘及指示燈的個數(shù)，設置移位時鐘和 鎖存時鐘。例如，可設置采樣時鐘的反向時鐘作為移位時鐘，并可設置1/N 的采樣時鐘的頻率作為鎖存時鐘的頻率，其中，N為指示燈的個數(shù)。之后， 可編程邏輯模塊根據(jù)設置的采樣時鐘，利用計數(shù)器進行采樣計數(shù)，在所述采 樣時鐘的上升沿，將采樣到的點燈信號從自身的設定管腳輸出，并按照所述 移位時鐘和所述鎖存時鐘同步輸出移位信號和鎖存信號。步驟502，串入/并出移位鎖存模塊根據(jù)所述移位信號和鎖存信號將所述 串行輸出的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點 燈。本步驟中，串入/并出移位鎖存模塊可在所述移位信號的上升沿將自身 移位寄存器中的數(shù)據(jù)依次進行移位，并將所述點燈信號從所述可編程邏輯芯 片的設定管腳移入自身的移位寄存器；在所述鎖存信號的上升沿，將自身寄 存器中的數(shù)據(jù)并行輸出。其中，串入/并出移位鎖存模塊可包括至少一個串入/并出移位鎖存芯片， 該芯片可以為現(xiàn)有技術(shù)中的已有芯片，也可以為未來出現(xiàn)的芯片。具體實現(xiàn) 時，可根據(jù)實際指示燈的個數(shù)及每個串入/并出移位鎖存芯片的并行輸出端 口，選取串入/并出移位鎖存芯片的個數(shù)，并將各串入/并出移位鎖存芯片進 行級聯(lián)。本發(fā)明實施例是為了適應通信設備指示燈多而且狀態(tài)復雜，通過串行方 式進行的點燈，可以避免硬件設計時邏輯資源的浪費，進而使成本低廉。并 且，隨著模塊化設計的增強，可編程邏輯芯片與指示燈模塊之間通常需要連 接器進行連接，對于現(xiàn)有技術(shù)中可編程邏輯芯片需要較多用于傳輸指示燈控 制信號的管腳的情況，連接器也需要具有較多的管腳來支持指示燈控制信號 的傳輸，本發(fā)明實施例中，由于可編程邏輯芯片可只需三個管腳來傳輸指示燈的控制信號和對應的移位信號、所存信號，使得與之對應的連接器所需的 管腳數(shù)量也得到降低，從而也節(jié)約了連接器的資源。此外，本發(fā)明還改變了通信設備上傳統(tǒng)的并行點燈方式，提供了一種可 供選擇的串行點燈方式。以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了 進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的較佳實施例而已， 并非用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所作的任 何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。權(quán)利要求
1、一種點燈系統(tǒng)，其特征在于，該系統(tǒng)包括可編程邏輯模塊，用于將需要并行輸出的點燈信號，進行時鐘采樣后串行輸出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信號；串入/并出移位鎖存模塊，用于根據(jù)所述移位信號和鎖存信號將所述串行輸出的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點燈。
2、 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述串入/并出移位鎖存模塊 包括 一個串入/并出移位鎖存芯片，或者級聯(lián)的兩個或兩個以上的串入/并出 移位鎖存芯片。
3、 如權(quán)利要求1或2所述的系統(tǒng)，其特征在于，所述可編程邏輯模塊包括 CPLD芯片或FPGA芯片。
4、 一種點燈方法，其特征在于，該方法包括A、 可編程邏輯模塊將需要并行輸出的點燈信號，進行時鐘采樣后串行輸 出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信號；B、 串入/并出移位鎖存模塊根據(jù)所述移位信號和鎖存信號將所述串行輸出 的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點燈。
5、 如權(quán)利要求4所述的方法，其特征在于，步驟A之前，該方法進一步 包括根據(jù)指示燈的刷新頻率，設置采樣時鐘；根據(jù)所述采樣時鐘及指示燈的 個數(shù)，設置移位時鐘和鎖存時鐘；所述步驟A包括可編程邏輯模塊根據(jù)設置的采樣時鐘，利用計數(shù)器進行 采樣計數(shù)；在所述采樣時鐘的上升沿，將采樣到的點燈信號從自身的設定管腳 輸出，并按照所述移位時鐘和所述鎖存時鐘同步輸出移位信號和鎖存信號；步驟B中所述串入/并出移位鎖存模塊根據(jù)移位信號和鎖存信號將所述串 行輸出的點燈信號轉(zhuǎn)換為并行信號輸出包括串入/并出移位鎖存^t塊在所述移 位信號的上升沿，將自身移位寄存器中的數(shù)據(jù)依次進行移位，并將所述點燈信號從所述可編程邏輯芯片的設定管腳移入自身的移位寄存器；在所述鎖存信號 的上升沿，將自身寄存器中的邀:據(jù)并行輸出。
6、 如權(quán)利要求5所述的方法，其特征在于，所述移位時鐘為所述采樣時鐘 的反向時鐘；所述鎖存時鐘的頻率為所述采樣時鐘頻率的1/N， N為指示燈的 個數(shù)。
7、 如權(quán)利要求4至6中任一項所述的方法，其特征在于，所述串入/并出 移位鎖存模塊包括 一個串入/并出移位鎖存芯片，或者級聯(lián)的兩個或兩個以 上的串入/并出移位鎖存芯片。
全文摘要
本發(fā)明公開了一種點燈系統(tǒng)和方法。其中，系統(tǒng)包括可編程邏輯模塊，用于將需要并行輸出的點燈信號，進行時鐘采樣后串行輸出，并對應所述串行輸出的點燈信號同步輸出移位信號和鎖存信號；串入/并出移位鎖存模塊，用于根據(jù)所述移位信號和鎖存信號將所述串行輸出的點燈信號轉(zhuǎn)換為并行信號輸出，利用所述輸出的并行信號進行點燈。本發(fā)明所公開的技術(shù)方案，能夠節(jié)約邏輯資源。
文檔編號H05B37/02GK101257756SQ20081010348
公開日2008年9月3日 申請日期2008年4月7日 優(yōu)先權(quán)日2008年4月7日
發(fā)明者川 許 申請人:杭州華三通信技術(shù)有限公司