專利名稱:電路裝置及電路裝置的制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及電路裝置,尤其是涉及具有焊墊電極的電路裝置。
背景技術(shù):
隨著手機(jī)、PDA、DVC、DSC這種便攜電子設(shè)備的高性能化加速,為了使這樣的產(chǎn)品被市場接受,而必須使其小型、輕量化,為實(shí)現(xiàn)該小型、輕量化,而要求高集成的系統(tǒng)LSI。另一方面,對(duì)于這些電子設(shè)備,要求使用更容易且便利,對(duì)于設(shè)備中使用的LSI要求高功能化、高性能化。因此,隨著LSI芯片的高集成化,其I/O數(shù)增大,另一方面還強(qiáng)烈要求封裝本身小型化,為了同時(shí)滿足這些條件,而強(qiáng)烈要求適用于半導(dǎo)體部件的高密度襯底安裝的半導(dǎo)體封裝的開發(fā)。對(duì)應(yīng)這樣的要求,開發(fā)各種被稱為CSP(Chip SizePackage)的封裝技術(shù)。
作為這樣的封裝之一例。已知有BGA(Ball Grid Array)。在BGA中,在封裝用襯底上安裝半導(dǎo)體芯片,在將其樹脂模制后,在相反側(cè)的面上區(qū)塊狀形成焊料球作為外部端子。
圖18是專利文獻(xiàn)1中記載的BAG型半導(dǎo)體裝置的概略剖面圖。該半導(dǎo)體裝置(電路裝置)中,在電路襯底110的一個(gè)面上搭載半導(dǎo)體元件(電路元件)106,在另一個(gè)面上結(jié)合焊料球112作為外部連接端子。在電路襯底110的一個(gè)面上設(shè)有與半導(dǎo)體元件106電連接的配線圖形103(焊墊電極部103a),在電路襯底110的另一面上設(shè)有結(jié)合外部連接端子的焊盤部103b。配線圖形103和焊盤部103b的電連接經(jīng)由設(shè)于貫通絕緣襯底101的貫通孔111內(nèi)壁面的導(dǎo)體部進(jìn)行。阻焊劑105保護(hù)電路襯底110的表面。電路襯底110的另一面在搭載了半導(dǎo)體元件106之后,由密封樹脂層108密封。
圖19是將圖18所示的半導(dǎo)體裝置的焊墊電極部(圖18中X所示的剖面部分)放大后的剖面圖。與半導(dǎo)體元件106引線連接的焊墊電極部103a構(gòu)成為含有銅的配線部和覆蓋其表面的含金鍍層104。阻焊劑105覆蓋焊墊電極部103a上的銅配線部,進(jìn)而覆蓋含金鍍層104的局部。阻焊劑105的開口部在進(jìn)行了半導(dǎo)體元件106的搭載及引線連接等之后,由密封樹脂層108與半導(dǎo)體元件106一起密封。
專利文獻(xiàn)1(日本)特開2005-197648號(hào)公報(bào)如上述文獻(xiàn)所記載,在由密封樹脂層108密封半導(dǎo)體元件106時(shí),焊墊電極部103a中的密封樹脂層108的密接性(有無剝離)是重要的。當(dāng)該部分的密接性產(chǎn)生不良時(shí),半導(dǎo)體裝置(電路裝置)的可靠性會(huì)因受到熱應(yīng)力或水分的影響而顯著降低。
發(fā)明內(nèi)容
本發(fā)明是鑒于上述情況而構(gòu)成的,其目的在于,抑制焊墊電極部中的密封樹脂層的剝離,提高電路裝置的可靠性。
為實(shí)現(xiàn)上述目的,本發(fā)明一方面提供一種電路裝置,其特征在于,具有含有銅的配線層和具有在提供其表面進(jìn)行電連接的部分的局部形成的含金鍍層的電極層、和覆蓋所述電極整個(gè)面的密封樹脂層,密封樹脂層被設(shè)置為與含金鍍層及配線層相接。在此,電極是指,例如設(shè)于封裝襯底或模制襯底等電路襯底上的焊墊電極、或設(shè)于以LSI芯片為代表的電路元件上的封裝電極。通過該電極,將電路襯底和以LSI芯片為代表的電路元件引線連接,或?qū)㈦娐芬r底和外部的電路裝置引線連接。
根據(jù)該方面,由于電極中的密封樹脂層不僅與含金鍍層相接,而且也與密接性比含金鍍層高的配線層相接,因此,與如現(xiàn)有技術(shù)那樣的只與含金鍍層相接的情況相比,電極中的密封樹脂層的密接強(qiáng)度提高。其結(jié)果是不會(huì)受到熱應(yīng)力或水分的影響,從而電路裝置的可靠性提高。
在上述結(jié)構(gòu)中,還具有將電路元件和形成焊墊電極的含金鍍層的部分電連接的導(dǎo)電部件,導(dǎo)電部件優(yōu)選經(jīng)由含金鍍層與配線層電連接。該情況下,由于在焊墊電極表面設(shè)有含金鍍層,故可抑制采用含有銅的配線層時(shí)產(chǎn)生的焊墊電極表面的惡化。因此,可提高焊墊電極中密封樹脂層的密接強(qiáng)度,同時(shí)可進(jìn)一步抑制電路裝置中的電路元件和配線層的連接不良。其結(jié)果可進(jìn)一步提高電路裝置的可靠性。
另外,本發(fā)明的另一方面提供一種電路裝置,其特征在于,具有襯底;形成于襯底上的含有銅的配線層;形成于襯底及配線層上,在電極形成區(qū)域具有開口部的絕緣樹脂層;在提供設(shè)于開口部內(nèi)的配線層的表面進(jìn)行電連接的部分形成的含金鍍層;設(shè)于襯底上的電路元件;經(jīng)由含金鍍層將電路元件和配線層電連接的導(dǎo)電部件;形成于絕緣樹脂層上,將電路元件及電極形成區(qū)域密封的密封樹脂層,密封樹脂層被設(shè)置為與含金鍍層及配線層相接。
根據(jù)該方面,由于密封電極的形成區(qū)域的樹脂層不僅與含金鍍層相接,而且也與密接性比含金鍍層高的配線層相接,因此,與如現(xiàn)有技術(shù)那樣的只與含金鍍層相接的情況相比,密封電極的形成區(qū)域的密封樹脂層的密接性提高。其結(jié)果是不會(huì)受到熱應(yīng)力及水分的影響,從而電路裝置的可靠性提高。
在上述結(jié)構(gòu)中,電路元件也可以是半導(dǎo)體元件。半導(dǎo)體元件是指IC、LSI等。該情況下,也可以使用導(dǎo)電部件將半導(dǎo)體元件引線連接。另外,還可以使用導(dǎo)電部件將半導(dǎo)體元件倒裝片連接。再有,電路元件也可以是無源元件。無源元件是指例如電阻、電容器等。
在上述結(jié)構(gòu)中,與密封樹脂層相接的配線層的表面優(yōu)選實(shí)施粗面加工。由此,可進(jìn)一步提高配線層和密封樹脂層的界面的密接性,且可有效地抑制電極的密封樹脂層的剝離。
在上述結(jié)構(gòu)中,密封樹脂層與配線層相接的區(qū)域也可以設(shè)于與含金鍍層相接的區(qū)域周圍。該情況下,由于含金鍍層周圍被實(shí)施了粗面加工的配線層包圍,故可更有效地抑制密封樹脂層從焊墊電極的剝離。
本發(fā)明的再一方面是提供電路裝置的制造方法。該電路裝置的制造方法的特征在于,具有在襯底的主面上形成配線層的工序;在配線襯底在整個(gè)主面上形成導(dǎo)電層的工序;在配線襯底的整個(gè)主面上形成在電極形成區(qū)域具有大于電極的開口的第一絕緣層的工序;將在開口露出的導(dǎo)電層除去,使配線層露出的工序;將導(dǎo)電層作為鍍敷用配線使用,在露出的配線層上形成含金鍍層的工序;除去第一絕緣層及導(dǎo)電層的工序;在配線襯底的整個(gè)主面上形成具有使含金鍍層和其附近的配線層露出的開口的第二絕緣層的工序;將電路元件與含金鍍層電連接的工序。
根據(jù)該方面,由于將形成于配線層上的導(dǎo)電層作為總線使用,且在形成含金鍍層之后將導(dǎo)電層除去,因此避免了鍍敷用總線成為噪聲源。
另外,由于在形成含金鍍層之后將鍍敷用導(dǎo)電層除去,故配線等的布線不易受到制約,因此,可實(shí)現(xiàn)電路裝置的高密度化。
在上述方面的電路裝置的制造方法的除去第一絕緣層及導(dǎo)電層的工序中,也可以將露出的所述配線層的表面進(jìn)行粗面加工。
根據(jù)本發(fā)明,可抑制焊墊電極部的密封樹脂層的剝離,且可提高電路裝置的可靠性。
圖1是表示本發(fā)明第一實(shí)施例的電路裝置的概略剖面結(jié)構(gòu)的剖面圖;圖2是將圖1所示的電路裝置的焊墊電極部放大后的剖面圖;圖3是將圖1所示的電路裝置的焊墊電極部放大后的平面圖;圖4(A)~(E)是用于說明第一實(shí)施例的電路裝置的第一制造工藝的剖面圖;圖5(A)~(D)是用于說明第一實(shí)施例的電路裝置的第一制造工藝的剖面圖;圖6(A)~(D)是用于說明第一實(shí)施例的電路裝置的第二制造工藝的主要部分平面圖;圖7(A)~(D)是用于說明第一實(shí)施例的電路裝置的第二制造工藝的主要部分剖面圖,圖7(A)~(D)分別是圖6(A)~(D)的A-A’線上的剖面圖;圖8(A)~(B)是用于說明第一實(shí)施例的電路裝置的第二制造工藝的主要部分平面圖;圖9(A)~(B)是用于說明第一實(shí)施例的電路裝置的第二制造工藝的主要部分剖面圖,圖9(A)~(B)分別是圖8(A)~(B)的A-A’線上的剖面圖;圖10是表示本發(fā)明第二實(shí)施例的電路裝置的概略剖面結(jié)構(gòu)的剖面圖;圖11是將圖6所示的電路裝置的焊墊電極部放大后的剖面圖;圖12是表示本發(fā)明第三實(shí)施例的電路裝置的概略剖面結(jié)構(gòu)的剖面圖;圖13是將圖12所示的電路裝置的焊墊電極部放大后的剖面圖;圖14是表示第四實(shí)施例的電路裝置的結(jié)構(gòu)的平面圖;圖15是圖14的A-A’線上的剖面圖;圖16是表示第四實(shí)施例的電路裝置的配線層及含金鍍層的圖形的圖;圖17是表示第四實(shí)施例的電路裝置的絕緣層的開口圖形的圖;圖18是表示現(xiàn)有的BGA型半導(dǎo)體裝置的概略剖面結(jié)構(gòu)的剖面圖;圖19是將圖18所示的半導(dǎo)體裝置的焊墊電極部放大后的剖面圖。
符號(hào)說明1金屬襯底;2絕緣層;3配線層;4含金鍍層;5絕緣樹脂層;6電路元件;7導(dǎo)電部件;8密封樹脂層;具體實(shí)施方式
下面,基于附圖對(duì)具體化了本發(fā)明的實(shí)施例進(jìn)行說明。需要說明的是,全部附圖中,同樣的構(gòu)成要素使用相同的符號(hào),適宜省略說明。
(第一實(shí)施例)圖1是本發(fā)明第一實(shí)施例的具有焊墊電極的電路裝置的概略剖面圖。另外,圖2是將圖1所示的電路裝置的焊墊電極部(圖1中X所示的剖面部分)放大后的剖面圖?;趫D1及圖2對(duì)第一實(shí)施例的電路裝置進(jìn)行說明。
該第一實(shí)施例中的電路裝置具有金屬襯底1、絕緣層2、配線層3(焊墊電極3a)、含金鍍層4、絕緣樹脂層5、電路元件6、導(dǎo)電部件7、及密封樹脂層8。
金屬襯底1例如使用具有約1.5mm厚度的銅(Cu)襯底。需要說明的是,具有該金屬襯底1和后述的絕緣層2的部分是本發(fā)明的“襯底”之一例。
絕緣層2采用以環(huán)氧樹脂為主成分的膜,其厚度例如為約80μm。從提高電路裝置的散熱性的觀點(diǎn)考慮,優(yōu)選絕緣層2具有高導(dǎo)熱性。因此,絕緣層2優(yōu)選含有銀、鉍、銅、鋁、鎂、錫、鋅、及它們的合金等、或二氧化硅、氧化鋁、氮化硅、氮化鋁等作為高導(dǎo)熱性填料。
在此,第一實(shí)施例中,在后述的位于電路元件6下方的絕緣層2的區(qū)域,隔開規(guī)定的間隔形成有具有約70μm的直徑(通孔直徑)、且在厚度方向貫通絕緣層2的四個(gè)貫通孔2a。在該貫通孔2a內(nèi)埋入有后述的構(gòu)成配線層3的部件。配線層3經(jīng)由該貫通孔2a與金屬襯底1的上面接觸。已埋入該貫通孔2a內(nèi)的配線層3具有將來自電路元件6的熱傳遞到金屬襯底1而進(jìn)行散熱的功能。
配線層3例如采用銅鋁等金屬,其厚度例如約為20μm。配線層3在局部含有焊墊電極3a并且被加工成規(guī)定的配線圖形。在配線層3的焊墊電極3a部分,在其表面形成有后述的含金鍍層4。將該部分之外的表面實(shí)施粗糙加工。進(jìn)行該粗面加工而得到的配線層3的算術(shù)平均粗糙度Ra優(yōu)選約0.2μm~約10μm。在此,采用通過粗糙化而使Ra達(dá)到0.38μm的銅配線。另外,粗糙化之前的銅配線的Ra約為0.25μm。
含金鍍層4采用電解鍍Au/Ni膜,其膜厚例如約為0.5μm。含金鍍層4在配線層3的焊墊電極3a部分覆蓋其表面局部而形成。需要說明的是,該焊墊電極3a為本發(fā)明的“電極”之一例。在此,含金鍍層4的Ra約為0.11μm。含金鍍層4的表面與含有銅的配線層3的表面相比,其表面粗糙度(算術(shù)平均粗糙度Ra)小,因此,與后述的密封樹脂層8之間的錨定效果小,與含有銅的配線層3相比,含金鍍層4的密接強(qiáng)度小。
絕緣樹脂層5采用由環(huán)氧樹脂等構(gòu)成的阻焊膜,其膜厚例如約為30μm。絕緣樹脂層5具有形成于絕緣層2及配線層3上,且與含有配線層3的焊墊電極3a的形成區(qū)域?qū)?yīng)的開口部5a。該絕緣樹脂層5作為配線層3的保護(hù)膜起作用。另外,絕緣樹脂層5形成于被表面粗糙化的配線層3上,因此,其界面具有良好的密接性。
電路元件6例如為IC芯片、LSI芯片等半導(dǎo)體元件、電容器、電阻等無源元件。在此采用其上面具有焊墊電極(未圖示)的LSI芯片。電路元件6安裝于規(guī)定區(qū)域的絕緣樹脂層5上。
導(dǎo)電部件7采用金屬線等,經(jīng)由含金鍍層4將配線層3的焊墊電極3a和電路元件6進(jìn)行電氣的引線連接。
密封樹脂層8被整個(gè)面地形成為覆蓋絕緣樹脂層5、電路元件6及絕緣樹脂層5的開口部5a。另外,在開口部5a部分,密封樹脂層8被設(shè)置為與含金鍍層4、絕緣層2及配線層3相接。該密封樹脂層8保護(hù)電路元件6不受外部的影響。密封樹脂層8的材料例如為環(huán)氧樹脂等熱固化性的絕緣性樹脂。另外,也可以在密封樹脂層8中添加用于提高導(dǎo)熱性的填料。
圖3是將圖1所示的電路裝置的焊墊電極部(圖1中X所示的剖面部分)放大后的平面圖。密封樹脂層8和配線層3相接的面(區(qū)域8a)位于與導(dǎo)電部件7連接的區(qū)域8b與由絕緣樹脂層5覆蓋的配線圖形部之間。
(制造方法)(第一實(shí)施例的電路裝置的第一制造工藝)圖4及圖5是用于說明圖1所示的第一實(shí)施例的電路裝置的第一制造工藝的剖面圖。其次,參照圖1、圖4及圖5說明第一實(shí)施例的電路裝置的第一制造工藝。
首先,如圖4(A)所示,在金屬襯底1上壓接包括具有約80μm厚度的絕緣層2和具有約3μm厚度的銅箔3z的層疊膜。
如圖4(B)所示,使用光刻技術(shù)及蝕刻技術(shù)除去位于貫通孔2a(參照圖1)的形成區(qū)域的銅箔3z。由此使絕緣層2的貫通孔2a的形成區(qū)域露出。
如圖4(C)所示,通過從銅箔3z的上方照射碳酸氣體激光或UV激光,將從絕緣層2露出的表面到達(dá)金屬襯底1表面的區(qū)域除去。由此,在絕緣層2上形成其表面直徑約70μm、貫通絕緣層2的貫通孔2a。
如圖4(D)所示,使用無電解鍍敷法在銅箔3z的表面及貫通孔2a的內(nèi)面上鍍敷約0.5μm厚度的銅。接著,使用電解鍍敷法在銅箔3z的表面及貫通孔2a的內(nèi)部鍍敷銅。另外,在本實(shí)施例中,通過向鍍敷液中添加抑制劑及促進(jìn)劑,使抑制劑吸附在銅箔3z的表面上,同時(shí)使促進(jìn)劑吸附在貫通孔2a的內(nèi)面上。由此,由于可增大貫通孔2a內(nèi)面上的鍍銅的厚度,故可向貫通孔2a內(nèi)埋入銅。其結(jié)果是,如圖4(D)所示,在絕緣層2上形成具有約20μm厚度的配線層3,并且在貫通孔2a內(nèi)埋入配線層3。
如圖4(E)所示,使用光刻技術(shù)及蝕刻技術(shù)將配線層3構(gòu)圖。由此形成具有規(guī)定配線圖形(焊墊電極3a等)的配線層3。
其次,如圖5(A)所示,使用選擇鍍敷法在規(guī)定區(qū)域(焊墊電極3a的區(qū)域)的配線層3的表面形成含金鍍層(電解鍍Au/Ni膜)4。含金鍍層4的形成區(qū)域是之前的圖3所示的區(qū)域。
如圖5(B)所示,通過濕式處理等將含有銅的配線層3的表面粗糙化。例如當(dāng)進(jìn)行使用了酸類藥液的表面處理時(shí),其表面成為具有微小凹凸的粗糙面。由此,配線層3的表面具有微小的凹凸而被粗面化。進(jìn)行該粗面化得到的配線層3的算術(shù)平均粗糙度Ra如上所述,約為0.38μm。配線層3表面的Ra可用觸針式表面形狀測定器測定。需要說明的是,該酸類藥液進(jìn)行的濕式處理不能將含金鍍層4的表面粗面化。含金鍍層4的Ra約為0.11μm。
如圖5(C)所示,形成絕緣樹脂層5,以使其覆蓋絕緣層2及配線層3,且具有與配線層3的焊墊電極3a的形成區(qū)域?qū)?yīng)的開口部5a。絕緣樹脂層5的膜厚例如約為30μm。另外,絕緣樹脂層5由于在將表面粗糙化了的配線層3上形成,因此其具有良好的密接性。
如圖5(D)所示,在絕緣樹脂層5上安裝電路元件6。另外,電路元件6是在其上面具有焊墊電極(未圖示)的LSI芯片。接著,使用導(dǎo)電部件7,經(jīng)由含金鍍層4將配線層3的焊墊電極和電路元件6引線連接。由此將電路元件6和配線層3電連接。
最后,如圖1所示,在絕緣樹脂層5上,形成密封樹脂層8以覆蓋電路元件6及焊墊電極3a的開口部5a。此時(shí),在焊墊電極3a部分,密封樹脂層8被設(shè)置為將含金鍍層4及配線層3兩者相接。如上所示,含有銅的配線層3的表面與含金鍍層4的表面相比,表面粗糙度(算術(shù)平均粗糙度Ra)大。因此,在其與密封樹脂層8之間,錨定效果進(jìn)一步作用,從而密接性比含金鍍層4的高。
通過進(jìn)行這些工序,可得到第一實(shí)施例的電路裝置。
根據(jù)以上說明的第一實(shí)施例的電路裝置,可得到如下效果。
(1)焊墊電極3a中的密封樹脂層8不僅被設(shè)置為與含金鍍層4相接而且也與密接性比含金鍍層4高的配線層3相接,因此,與如現(xiàn)有技術(shù)那樣的只與含金鍍層相接的情況相比,焊墊電極3a中的密封樹脂層8的密接強(qiáng)度提高。其結(jié)果是,不會(huì)受到熱應(yīng)力或水分的影響,從而電路裝置的可靠性提高。
(2)由于在焊墊電極3a表面設(shè)置了含金鍍層4,從而可抑制采用含有銅的配線層3時(shí)產(chǎn)生的焊墊電極表面的惡化。因此,可使焊墊電極3a中密封樹脂層8的密接強(qiáng)度提高,并且可抑制電路裝置中的電路元件6和配線層3的連接不良。其結(jié)果可進(jìn)一步提高電路裝置的可靠性。
(3)由于對(duì)與密封樹脂層8相接的配線層3的表面實(shí)施了粗面加工,故可實(shí)現(xiàn)配線層3和密封樹脂層8的界面的密接性的進(jìn)一步提高,且能夠有效地抑制焊墊電極3a中的密封樹脂層8的剝離。
(第一實(shí)施例的電路裝置的第二制造工藝)對(duì)第一實(shí)施例的電路裝置的第二制造工藝進(jìn)行說明。有關(guān)第二制造工藝的基本工序,對(duì)與上述第一制造工藝相同的工序適宜省略說明,以與第一制造工藝不同的點(diǎn)為中心進(jìn)行說明。圖6及圖8是用于說明圖1所示的第一實(shí)施例的電路裝置的第二制造工藝的焊墊形成區(qū)域的平面圖。圖7及圖9分別是圖6及圖8的A-A’線上的剖面圖。另外,圖7~圖9中,將第一實(shí)施例的電路裝置中的焊墊電極部的主要部分進(jìn)行了圖示。
第二制造工藝到圖4(A)~圖4(E)為止,與第一制造工藝是共通的。
在進(jìn)行了圖4(E)所示的工序之后,如圖6(A)及圖7(A)所示,利用無電解鍍敷法在絕緣層2及配線層3上形成由薄(フラツシユ)銅構(gòu)成的導(dǎo)電層100。導(dǎo)電層100的厚度例如為1μm。在配線層3的前端部分,如匹配棒的頭部分,形成有圓狀擴(kuò)散的焊墊形成區(qū)域。需要說明的是,焊墊形成區(qū)域不限于圓狀,例如也可以為矩形。
其次,如圖6(B)及圖7(B)所示,在導(dǎo)電層100上層疊對(duì)金具有耐性的抗蝕劑120之后,通過進(jìn)行曝光及顯影,在焊墊形成區(qū)域設(shè)置開口R。由此,導(dǎo)電層100在開口R露出。
其次,如圖6(C)及圖7(C)所示,通過使用硫酸和過氧化氫的混合液進(jìn)行蝕刻,將開口R內(nèi)的導(dǎo)電層100除去。由此,在開口R內(nèi),配線層3及其周圍的絕緣層2露出。
其次,如圖6(D)及圖7(D)所示,將設(shè)于抗蝕層120下面的導(dǎo)電層100作為總線使用,通過電解鍍敷法在露出于開口R內(nèi)的配線層3上形成含金鍍層(電解鍍Au/Ni層)。
其次,如圖8(A)及圖9(A)所示,在將抗蝕劑120剝離后,使用硫酸和過氧化氫的混合液進(jìn)行蝕刻,由此將導(dǎo)電層100除去。另外,如第一制造工藝所說明,利用蝕刻將配線層3的表面粗糙化。
其次,如圖8(B)及圖9(B)所示,在層疊絕緣樹脂層(光致抗蝕劑)5后,進(jìn)行曝光及顯影,由此在焊墊形成區(qū)域設(shè)置開口R’。開口R’與開口R相比,開口區(qū)域?qū)挘允刮从珊疱儗?覆蓋的配線層3的局部露出。由此,在開口R’部分,含金鍍層4及與含金鍍層4近接且實(shí)施了粗面加工的配線層3露出。由于絕緣樹脂層5的下面與實(shí)施粗面加工的配線層3相接,故通過錨定效果使配線層3和絕緣樹脂層5的密接性提高。
通過進(jìn)行以上的工序,得到相當(dāng)于第一制造工藝的圖5(C)的結(jié)構(gòu)。之后,通過應(yīng)用與第一制造工藝相同的工序,可制造第一實(shí)施例的電路裝置。
根據(jù)該第二制造工藝,可得到如下效果。
(4)在通過選擇鍍敷法在焊墊形成區(qū)域形成含金鍍層4時(shí),需要預(yù)先形成與焊墊形成區(qū)域連接的鍍敷用的總線。通過切割進(jìn)行的單片化,該鍍敷用總線被切斷,但從切割線到焊墊形成區(qū)域的鍍敷用總線有部分殘留。由于殘留的總線具有天線的作用,從而可能產(chǎn)生噪聲。但是,根據(jù)第二制造工藝,由于將由形成于配線層3上具有薄銅構(gòu)成的導(dǎo)電層100作為總線使用,且在形成含金鍍層4之后將導(dǎo)電層100除去,因此避免了鍍敷用總線成為噪聲源。
(5)在通過選擇鍍敷法在焊墊形成區(qū)域形成含金鍍層4時(shí),需要預(yù)先形成與焊墊形成區(qū)域連接的鍍敷用的總線。因此,配線等的布線等可能會(huì)受到制約,或可能會(huì)防礙高密度化。但是,根據(jù)第二制造工藝,由于在形成含金鍍層4之后將鍍敷用導(dǎo)電層100除去,故配線等的布線不易受到制約,且也不易防礙高密度化。
(第二實(shí)施例)圖10是本發(fā)明第二實(shí)施例的電路裝置的焊墊電極部的剖面圖。圖11是圖10所示的電路裝置的焊墊電極部的平面圖。第二實(shí)施例的電路裝置與之前的第一實(shí)施例的不同點(diǎn)在于,密封樹脂層8與配線層3相接的區(qū)域8a設(shè)于與含金鍍層4相接的連接區(qū)域8b的周圍。除此之外,與之前的第一實(shí)施例相同。
根據(jù)該第二實(shí)施例的電路裝置,可得到如下效果。
(6)由于含金鍍層4的周圍被實(shí)施了粗面加工的配線層3所包圍,故可更有效地抑制密封樹脂層8從焊墊電極3a的剝離。其結(jié)果提供可靠性提高的電路裝置。
(第三實(shí)施例)圖12是本發(fā)明第三實(shí)施例的電路裝置的焊墊電極部的剖面圖。圖13是圖12所示的電路裝置的焊墊電極部的平面圖。第三實(shí)施例的電路裝置與第一實(shí)施例的不同點(diǎn)在于,密封樹脂層8與配線層3相接的區(qū)域8a設(shè)于與含金鍍層4相接的連接區(qū)域8b的周圍,且配線層3的終端部分覆蓋絕緣樹脂層5和含金鍍層4之間的絕緣樹脂層5。除此之外,與之前的第一實(shí)施例相同。
根據(jù)該第三實(shí)施例的電路裝置,可得到如下效果。
(7)由于含金鍍層4的周圍被實(shí)施了粗面加工的更大面積的配線層3所包圍,故可更有效地抑制密封樹脂層8從焊墊電極3a的剝離。其結(jié)果提供可靠性提高的電路裝置。
(第四實(shí)施例)在上述實(shí)施例中,電路元件6和配線層3的焊墊電極經(jīng)由含金鍍層4進(jìn)行引線連接,但也可以使電路元件6的電極形成面與配線層3的焊墊電極相對(duì),使用焊料等倒裝片連接電路元件6。另外,如上所述,電路元件6也可以是電阻、電容器等無源元件。再有,就襯底而言,作為一例,使用配線層2為兩層的組合襯底,但不限于此。
圖14是本發(fā)明第四實(shí)施例的電路裝置的結(jié)構(gòu)的平面圖。圖14中省略了密封樹脂層。圖15是圖14的A-A’線上的剖面圖。圖16是表示第四實(shí)施例的電路裝置的配線層及含金鍍層的圖形的圖。另外,圖17是表示第四實(shí)施例的電路裝置的絕緣層的開口圖形的圖。圖17中,虛線表示隱藏于絕緣層的不能識(shí)別到的部分。
第四實(shí)施例的電路裝置含有LSI等電路元件6a、6b、及電阻、電容器等電路元件6C。如圖16所示,在絕緣層2上將絕緣層3構(gòu)圖。在電路裝置的中央部分設(shè)有用于倒裝片連接的具有含金鍍層4的倒裝片焊墊200。在倒裝片焊墊200的周圍設(shè)有作為用于連接引線而具有含金鍍層4的引線結(jié)合焊墊210。另外,在引線結(jié)合焊墊210的周圍設(shè)有作為用于安裝電路元件6c而具有含金鍍層4的無源元件焊墊220。另外,倒裝片焊墊200、引線結(jié)合焊墊210及無源元件焊墊220周邊的詳細(xì)結(jié)構(gòu)也可以為第一~第三實(shí)施例中所示的任一種結(jié)構(gòu)。
如圖17所示,在絕緣樹脂層5上設(shè)有開口,以使倒裝片焊墊200、引線結(jié)合焊墊210及無源元件焊墊220及其周圍的配線層3露出。
返回圖14及圖15,在第四實(shí)施例的電路裝置中,電路元件6a經(jīng)由焊料塊250與倒裝片焊墊用的含金鍍層4倒裝片連接。電路元件6b搭載于電路元件6a上,經(jīng)由金屬線等導(dǎo)電部件7與引線結(jié)合焊墊用的含金鍍層4引線連接。另外,在電路元件6a及電路元件6b的周圍設(shè)置的無源元件焊墊用的含金鍍層4上,經(jīng)由焊料260安裝有電阻、電容器等電路元件6c。
在絕緣層2的下面?zhèn)仍O(shè)有規(guī)定圖形的配線層270。配線層270經(jīng)由通孔280與配線層3電連接。在配線層270的電極形成區(qū)域形成有含金鍍層(電解鍍Au/Ni膜)290。另外,在含金鍍層290上形成有焊料塊292。
根據(jù)該第四實(shí)施例的電路裝置,可得到如下效果。
(8)倒裝片連接用的焊墊電極、引線連接用的焊墊電極、及無源元件用的焊墊電極可享有上述(1)~(3)的效果。
(9)作為上述效果的結(jié)果,在疊加LSI等電路元件的多片組件中,可提高電路裝置的可靠性。
另外,在第一~第三實(shí)施例中,顯示了具有單層結(jié)構(gòu)的配線層3的金屬襯底的例子,但不限于此,例如在具有兩層結(jié)構(gòu)以上的結(jié)構(gòu)的配線層中,若其最上層具有焊墊電極,則也可以應(yīng)用。例如,上述實(shí)施例中也可以應(yīng)用被稱作ISB(Intcgrated System Board注冊商標(biāo))的封裝結(jié)構(gòu)。ISB是指,在以半導(dǎo)體裸片為中心的電子電路的封裝中,具有采用銅的配線圖形、并且不使用用于支承電路部件的芯材(基材)的獨(dú)立的無芯系統(tǒng)封裝(コアレスシステム·イン·パツケ一ジ)。例如,(日本)特開2002-110717號(hào)公報(bào)中公開的四層ISB結(jié)構(gòu)應(yīng)用于上述實(shí)施例是最佳的。
另外,在上述實(shí)施例中,表示了通過濕式處理進(jìn)行的粗糙化的例子,但本發(fā)明不限于此,也可以通過等離子處理等將配線層3的表面粗糙化。該情況下,例如當(dāng)進(jìn)行采用了氬氣的等離子照射的表面處理時(shí),其表面成為具有微小凹凸的粗糙面。另外,該等離子處理中,含金鍍層4的表面未粗面化。
再有,在上述實(shí)施例中,還可以將與密封樹脂層8相接的配線層3、絕緣層2及絕緣樹脂層5的面設(shè)為等離子處理面。由此,由于密封樹脂層8的整個(gè)下面與等離子處理面相接,故錨定效果作用的面積增加,從而進(jìn)一步改善密封樹脂層8的密接性。
權(quán)利要求
1.一種電路裝置,其特征在于,具有含有銅的配線層和具有在提供其表面進(jìn)行電連接部分的局部形成的含金鍍層的電極、和覆蓋所述電極整個(gè)面的密封樹脂層,所述密封樹脂層被設(shè)置為與所述含金鍍層及所述配線層相接。
2.一種電路裝置,其特征在于,具有襯底;形成于所述襯底上的含有銅的配線層;形成于所述襯底及所述配線層上,在電極形成區(qū)域具有開口部的絕緣樹脂層;在提供設(shè)于所述開口部內(nèi)的配線層的表面進(jìn)行電連接的部分形成的含金鍍層;所述設(shè)于襯底上的電路元件;經(jīng)由所述含金鍍層將所述電路元件和所述配線層電連接的導(dǎo)電部件;形成于所述絕緣樹脂層上,將所述電路元件及所述電極形成區(qū)域密封的密封樹脂層,所述密封樹脂層被設(shè)置為與含金鍍層及配線層相接。
3.如權(quán)利要求2所述的電路裝置,其特征在于,所述電路元件是半導(dǎo)體元件。
4.如權(quán)利要求3所述的電路裝置,其特征在于,使用所述導(dǎo)電部件將所述半導(dǎo)體元件引線連接。
5.如權(quán)利要求3所述的電路裝置,其特征在于,使用所述導(dǎo)電部件將所述半導(dǎo)體元件倒裝片連接。
6.如權(quán)利要求2所述的電路裝置,其特征在于,所述電路元件是無源元件。
7.如權(quán)利要求1~6中任一項(xiàng)所述的電路裝置,其特征在于,與所述密封樹脂層相接的配線層的表面被實(shí)施粗面加工。
8.如權(quán)利要求1~7中任一項(xiàng)所述的電路裝置,其特征在于,所述密封樹脂層與所述配線層相接的區(qū)域設(shè)于與所述含金鍍層相接的區(qū)域的周圍。
9.一種電路裝置的制造方法,其特征在于,具有在配線襯底的主面上形成配線層的工序;在所述配線襯底的整個(gè)主面上形成導(dǎo)電層的工序;在所述配線襯底的整個(gè)主面上形成在所述電極形成區(qū)域具有大于電極開口的第一絕緣層的工序;將在所述開口露出的所述導(dǎo)電層除去,使所述配線層露出的工序;將所述導(dǎo)電層作為鍍敷用配線使用,在露出的所述配線層上形成含金鍍層的工序;除去所述第一絕緣層及所述導(dǎo)電層的工序;在所述配線襯底的整個(gè)主面上形成具有使所述含金鍍層和其附近的配線層露出的開口的第二絕緣層的工序;將電路元件與所述含金鍍層電連接的工序。
10.如權(quán)利要求9所述的電路裝置的制造方法,其特征在于,在除去所述第一絕緣層及所述導(dǎo)電層的工序中,將露出的所述配線層的表面進(jìn)行粗面加工。
全文摘要
一種電路裝置和其制造方法,抑制焊墊電極部的密封樹脂層的剝離,提高電路裝置的可靠性。該電路裝置具有配線層(3)、含金鍍層(4)、絕緣樹脂層(5)、電路元件(6)、導(dǎo)電部件(7)、及密封樹脂層(8)。配線層(3)在含有銅的配線層(3)的焊墊電極部分,在其表面形成含金鍍層(4)。將該部分之外的表面進(jìn)行粗面加工。絕緣樹脂層(5)被形成為覆蓋配線層(3)并且焊墊電極形成區(qū)域具有開口部(5a)。電路元件(6)安裝于規(guī)定區(qū)域的絕緣樹脂層(5)上。密封樹脂層(8)形成于絕緣樹脂層(5)上,在整個(gè)面上形成覆蓋電路元件(6)及焊墊電極的開口部(5a)。在此,密封樹脂層(8)被設(shè)置為在焊墊電極部分與含金鍍層(4)及配線層(3)相接。
文檔編號(hào)H05K1/18GK101064294SQ200710101878
公開日2007年10月31日 申請日期2007年4月25日 優(yōu)先權(quán)日2006年4月27日
發(fā)明者村井誠, 小原泰浩, 臼井良輔 申請人:三洋電機(jī)株式會(huì)社