專(zhuān)利名稱(chēng)：形成晶格調(diào)制半導(dǎo)體基片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作晶格調(diào)制(lattice-tuning)半導(dǎo)體基片，尤其但是并非僅涉及制作馳豫SiGe(硅儲(chǔ))“虛擬基片”，該馳豫SiGe“虛擬基片”適于生長(zhǎng)其中可制作諸如MOSFET之類(lèi)的有源半導(dǎo)體器件的應(yīng)變硅或SiGe活化層和無(wú)應(yīng)變III-V半導(dǎo)體活化層。
背景技術(shù)：
已知可通過(guò)在Si晶片上外延生長(zhǎng)應(yīng)變硅層，該硅晶片具有插入在硅晶片和應(yīng)變硅層之間的馳豫SiGe緩沖層，以便在應(yīng)變Si層內(nèi)制作諸如MOSFET之等的半導(dǎo)體器件，從而提高半導(dǎo)體器件的性能。由于提供緩沖層的目的在于增大與下層Si基片的晶格單元長(zhǎng)度相關(guān)的晶格單元長(zhǎng)度，所以通常稱(chēng)之為虛擬基片。
還已知可通過(guò)在硅基片上外延生長(zhǎng)硅和鍺的合金(SiGe)以形成緩沖層。由于SiGe的晶格單元長(zhǎng)度大于Si的普通晶格單元長(zhǎng)度，所以如果緩沖層允許馳豫，則可通過(guò)提供這樣的緩沖層來(lái)實(shí)現(xiàn)所需的晶格單元長(zhǎng)度增大。
緩沖層的馳豫不可避免地包括在緩沖層中生成位錯(cuò)以緩解應(yīng)變。這些位錯(cuò)通常從下層表面形成半環(huán)，并延伸形成應(yīng)變界面上的長(zhǎng)位錯(cuò)。然而，生成延伸過(guò)緩沖層的厚度的線(xiàn)位錯(cuò)，會(huì)對(duì)基片的質(zhì)量造成損害，這是因?yàn)檫@種位錯(cuò)會(huì)在有源半導(dǎo)體器件中造成表面不平并導(dǎo)致電子散射。更進(jìn)一步，因?yàn)樾枰芏辔诲e(cuò)以緩解SiGe層中的應(yīng)變，所以這些位錯(cuò)不可避免的會(huì)互相作用從而導(dǎo)致線(xiàn)位錯(cuò)的牽制(pinning)。此外，進(jìn)一步的馳豫需要更多的位錯(cuò)，這將使線(xiàn)位錯(cuò)的密度更高。
正如US5442205、US5221413、WO98/00857和JP 6-252046中所披露的那樣，用于制作此類(lèi)緩沖層的現(xiàn)有技術(shù)包括對(duì)層中的Ge組分進(jìn)行線(xiàn)性漸變，以使應(yīng)變界面分布在漸變區(qū)域上。這意味著，所形成的位錯(cuò)也分布在漸變區(qū)域上并因此而不易相互作用。然而這種技術(shù)有個(gè)弱點(diǎn)，即位錯(cuò)的主要來(lái)源是同一來(lái)源形成的其上生成位錯(cuò)的增殖結(jié)構(gòu)，從而導(dǎo)致位錯(cuò)通常成堆聚集在同一原子滑動(dòng)平面上。這些成堆位錯(cuò)形成的應(yīng)變區(qū)會(huì)使虛擬基片表面產(chǎn)生大量波紋，這些波紋既會(huì)對(duì)虛擬基片的質(zhì)量造成損害也會(huì)導(dǎo)致更多線(xiàn)位錯(cuò)的產(chǎn)生。
US2002/0017642A1披露了一種技術(shù)，其中緩沖層由多個(gè)薄層形成，這些薄層包含交替的漸變SiGe層和位于漸變SiGe層上的單一SiGe層，其中漸變SiGe層中Ge組分比例從其形成在其上的材料的組分比例逐漸增大至增大級(jí)別，而單一SiGe層的Ge組分比例位于經(jīng)過(guò)該層是基本恒定的增大級(jí)別。通過(guò)提供使Ge組分比例沿緩沖層逐步降低的漸變SiGe層和單一SiGe層的交替，使交界面?zhèn)认蚋桩a(chǎn)生位錯(cuò)，進(jìn)而減少線(xiàn)位錯(cuò)的產(chǎn)生，最終導(dǎo)致表面光滑度的提高。然而這種技術(shù)要求使用相對(duì)較厚、仔細(xì)漸變的交替層以滿(mǎn)足性能，并且即便如此線(xiàn)位錯(cuò)的積累仍會(huì)造成性能的下降。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種形成晶格調(diào)制半導(dǎo)體基片的方法，較之現(xiàn)有技術(shù)，該方法中通過(guò)降低線(xiàn)位錯(cuò)的密度來(lái)提高性能。
根據(jù)本發(fā)明，提供了一種形成晶格調(diào)制半導(dǎo)體基片的方法，該方法包括a、利用延伸過(guò)在半導(dǎo)體表面(15)上的隔離層(11)的窗(13)，限定半導(dǎo)體表面(15)的被選區(qū)域(12)；b、在隔離層(11)中于窗(13)附近限定凹陷(14)；c、在半導(dǎo)體表面(15)的被選區(qū)域(12)上生長(zhǎng)與半導(dǎo)體表面(15)的材料存在晶格失配的半導(dǎo)體材料的活化層(16)，以便在窗(13)中形成位錯(cuò)(17)從而緩解活化層(16)中的應(yīng)變；以及d、進(jìn)一步生長(zhǎng)活化層(16)以覆蓋隔離層(11)并延伸入凹陷(14)中，從而在凹陷(14)內(nèi)形成所述半導(dǎo)體材料的基本無(wú)位錯(cuò)區(qū)域(18)。
該方法可制作高性能的虛擬基片，以SiGe基片為例，其線(xiàn)位錯(cuò)的級(jí)別極低，即從低于每平方厘米一百萬(wàn)個(gè)位錯(cuò)到基本無(wú)線(xiàn)位錯(cuò)。這是因?yàn)椋谶M(jìn)一步生長(zhǎng)SiGe層前，窗中的SiGe層產(chǎn)生的位錯(cuò)會(huì)緩解SiGe層的應(yīng)變，從而當(dāng)出現(xiàn)SiGe層覆蓋生長(zhǎng)時(shí)，凹陷內(nèi)的SiGe區(qū)域基本上不產(chǎn)生位錯(cuò)。由此生成的虛擬基片性能較優(yōu)。這些虛擬基片的高品質(zhì)使其可用于特殊的場(chǎng)合，如微電子或全CMOS集成系統(tǒng)中。
該方法有個(gè)特別的優(yōu)勢(shì)，即該虛擬基片并不覆蓋整個(gè)晶片，而僅存在于預(yù)定的區(qū)域。這些區(qū)域可以很小，甚至可小至電子器件的尺寸，從而可以利用應(yīng)變硅的優(yōu)勢(shì)而不會(huì)影響晶片上其他器件的制作。
在本發(fā)明的優(yōu)選實(shí)施例中，在活化層的生長(zhǎng)延伸入凹陷之后，去除活化層中已經(jīng)覆蓋隔離層的部分，從而將窗中所述半導(dǎo)體材料區(qū)域與凹陷中所述半導(dǎo)體材料的基本無(wú)位錯(cuò)區(qū)域隔離開(kāi)。優(yōu)選地，活化層中已經(jīng)覆蓋隔離層的部分，通過(guò)拋平至隔離層的水平面來(lái)去除。一旦該表面被拋平，則留下基本無(wú)位錯(cuò)的虛擬基片，其通過(guò)通常為Si氧化物的隔離層的材料與基片完全隔離開(kāi)。
在本發(fā)明進(jìn)一步的發(fā)展中，在活化層的生長(zhǎng)延伸入凹陷之后，從半導(dǎo)體表面去除除了凹陷附近之外的活化層和隔離層，從而在半導(dǎo)體表面上留下通過(guò)隔離層部分與半導(dǎo)體表面隔離開(kāi)的所述半導(dǎo)體材料的基本無(wú)位錯(cuò)區(qū)域。優(yōu)選通過(guò)蝕刻從半導(dǎo)體表面去除活化層和隔離層。氧化物上留下的虛擬基片是制作應(yīng)變硅器件的理想模板，這些器件可與半導(dǎo)體基片上的“正?！惫杵骷稍谝黄?。因而虛擬基片僅需在需要提高應(yīng)變硅的性能的器件下制作。虛擬基片下的氧化物通常配置地薄以使表面盡可能保持平整從而便于器件處理。
在高溫下對(duì)活化層進(jìn)行退火，從而基本上完全消除活化層中的應(yīng)變。進(jìn)一步，在從室溫到1200攝氏度的范圍之內(nèi)、優(yōu)選從350攝氏度到900攝氏度的范圍之內(nèi)的溫度下生長(zhǎng)活化層，并且在從室溫到1500攝氏度的范圍之內(nèi)、優(yōu)選從500攝氏度到1200攝氏度的范圍之內(nèi)的高溫下對(duì)活化層進(jìn)行退火。
活化層可具有在SiGe層中基本恒定的鍺組分比例。可選地，活化層可包含第一子層和第二子層，子層中的一個(gè)具有在該子層中基本恒定的鍺組分比例，子層中的另一個(gè)具有在該層中從第一級(jí)別增加至高于第一級(jí)別的第二級(jí)別的鍺組分比例。在這種情況下，在生長(zhǎng)第一子層和生長(zhǎng)第二子層之間，進(jìn)行中間處理。該中間處理可包括，在高溫下對(duì)第一子層進(jìn)行退火以便基本上完全消除第一子層中的應(yīng)變的步驟。進(jìn)一步，該中間處理步驟包括化學(xué)的機(jī)械拋平步驟。
可通過(guò)選擇性外延生長(zhǎng)處理來(lái)生長(zhǎng)活化層，例如化學(xué)汽相沉積(CVD)。


為更好地理解本發(fā)明，將參考附圖，附圖包括附圖1～5為示出根據(jù)本發(fā)明的晶格調(diào)制半導(dǎo)體基片形成中的連續(xù)步驟的解釋性剖面圖。
具體實(shí)施例方式
以下說(shuō)明針對(duì)如何在插入有SiGe緩沖層的下層硅基片上形成虛擬晶格調(diào)制硅基片。但是應(yīng)理解，本發(fā)明也可用于制作其他類(lèi)型的晶格調(diào)制半導(dǎo)體基片，其中包括中止允許III-V與硅結(jié)合的完全馳豫純Ge的基片。根據(jù)本發(fā)明還可包括，在外延生長(zhǎng)處理中使用諸如銻之類(lèi)的一種或多種表面活化劑，以降低表面能量從而使得虛擬基片表面更為光滑且線(xiàn)位錯(cuò)的密度更低。
參見(jiàn)圖1，在根據(jù)本發(fā)明用于形成馳豫SiGe虛擬基片的示例性方法中，其中該馳豫SiGe虛擬基片適于生長(zhǎng)其中可制作諸如MOSFET之類(lèi)的有源半導(dǎo)體器件的應(yīng)變Si或SiGe活化層和無(wú)應(yīng)變III-V半導(dǎo)體活化層，在硅基片10上生長(zhǎng)Si氧化物的隔離層11，在限定出待蝕刻區(qū)域之后選擇性地蝕刻隔離層11，例如可通過(guò)在氧化層上敷上光阻材料層并選擇性地曝光和顯影光阻材料層以形成光阻材料掩模。該蝕刻步驟產(chǎn)生至少一個(gè)窗13和至少一個(gè)凹陷14，該窗13全部地貫穿氧化物延伸至硅表面15，該凹陷14僅部分地貫穿氧化物延伸以便通過(guò)氧化物層11的下層部分與硅表面15隔開(kāi)。窗13和凹陷14可利用現(xiàn)有技術(shù)蝕刻出不同深度，例如通過(guò)依次進(jìn)行兩個(gè)獨(dú)立的掩模和蝕刻步驟。隔離層11可包括兩個(gè)獨(dú)立的互相緊接著的隔離膜，例如位于硅氧化物膜之上的氮化硅膜。為形成凹陷14，可利用掩模和光阻材料曝光待蝕刻的區(qū)域，并可以下層隔離膜作為蝕刻停止層，利用選擇性化學(xué)蝕刻或反應(yīng)離子蝕刻選擇性地蝕刻上層隔離膜。隨后可通過(guò)利用另外的掩模和光阻材料曝光待蝕刻的區(qū)域，并利用蝕刻來(lái)刻穿上層隔離膜和下層膜以形成窗13。
參見(jiàn)圖2，在隨后的選擇性CVD外延生長(zhǎng)處理中，在從室溫到1200攝氏度的范圍之內(nèi)，優(yōu)選地在從350攝氏度到900攝氏度的范圍之內(nèi)的溫度下，在由貫穿氧化物層的窗13所限定的硅表面15的被選區(qū)域12上生長(zhǎng)SiGe層16。可于生長(zhǎng)期間在生長(zhǎng)氣體中添加HCl或可產(chǎn)生HCl的氯化前體(如二氯硅烷)，使得HCl可有效地“蝕刻”在氧化物上生長(zhǎng)的任何多晶體，同時(shí)保留在窗中生長(zhǎng)的晶體。之所以發(fā)生這種情況是因?yàn)椋嗑Ч鑼优c氧化物的弱接合使得HCl能輕易地蝕刻任意沉積物，而硅(或鍺)與基片的硅的強(qiáng)接合不會(huì)受HCl影響。隨著SiGe層16的生長(zhǎng)，應(yīng)變最終因在SiGe層16中形成位錯(cuò)17而消除。這些位錯(cuò)17通常從位于SiGe層16和周?chē)难趸飳?1之間的邊界處一直延伸到SiGe層16的上表面。
當(dāng)SiGe生長(zhǎng)到達(dá)氧化物層11的頂部時(shí)，其作為單晶體側(cè)向覆蓋生長(zhǎng)到氧化物層11上，如圖3所示。這個(gè)處理就是已知的外延側(cè)向覆蓋生長(zhǎng)(ELO)，其可用于填充窗13附近的氧化物層11中的各個(gè)凹陷14。由于已經(jīng)形成在窗13中的位錯(cuò)17的作用是緩解SiGe層16中的應(yīng)變，所以在ELO填充的凹陷14中基本上不會(huì)形成位錯(cuò)。這是因?yàn)槲诲e(cuò)17僅形成在失配層的交界處，在這里即是基片10和SiGe層16的交界處，這僅發(fā)生與窗13中。由于位錯(cuò)受限于它們的滑動(dòng)面，而它們的滑動(dòng)面與硅表面15成一個(gè)角度，所以所有位錯(cuò)17以一個(gè)角度從氧化物窗13中上升。位錯(cuò)17無(wú)法接觸遠(yuǎn)離窗13的晶體部分，此外，由于不存在晶格失配，所以不會(huì)有更多的位錯(cuò)在凹陷14中形成，這在凹陷14中留下了基本上沒(méi)有的缺陷的SiGe晶體材料。
如有必要，通過(guò)在位于從室溫到1500攝氏度的范圍中、優(yōu)選地在位于從500攝氏度到1200攝氏度的范圍內(nèi)的高溫下進(jìn)行退火步驟，可有助于SiGe層的馳豫，可在退火步驟之后在位于從室溫到1500攝氏度的范圍中、優(yōu)選地位于在從350攝氏度到900攝氏度的范圍內(nèi)的溫度下繼續(xù)生長(zhǎng)SiGe材料，以便形成與第一SiGe層連續(xù)的附加SiGe層，直至SiGe材料側(cè)向覆蓋生長(zhǎng)到達(dá)氧化物層11的頂部。
在利用SiGe填充凹陷14之后，將晶片表面拋平至降到氧化物層11的水平面，以此去除覆蓋到氧化物層11的SiGe層16部分，從而使SiGe的基本無(wú)位錯(cuò)虛擬基片18通過(guò)周?chē)难趸铮c下層基片10和窗13中的SiGe完全地隔開(kāi)，如圖4所示。
參見(jiàn)圖5，還可在進(jìn)一步的優(yōu)化步驟蝕刻除下層氧化物上的虛擬基片18之外的所有氧化物和外延附生。這可通過(guò)在限定待蝕刻區(qū)域之后通過(guò)選擇性蝕刻步驟實(shí)現(xiàn)，例如敷上光阻材料層并選擇性地曝光和顯影光阻材料層以形成光阻材料掩模。該光阻材料掩模是用于應(yīng)變硅器件的理想模片，這些應(yīng)變硅器件可與硅基片上的“正?！惫杵骷稍谝黄鸬?。僅需在需要提高應(yīng)變硅的性能的器件下制作虛擬基片。這種情況下，需要使虛擬基片下的氧化物薄，從而使表面盡可能地保持平整以便于制作器件。
以此方式，可制作出用作其上可制作有源半導(dǎo)體器件的應(yīng)變Si或SiGe活化層和無(wú)應(yīng)變III-V半導(dǎo)體活化層的高品質(zhì)虛擬基片。
SiGe材料中的Ge組分沿SiGe層16的厚度方向基本上為恒定，Ge組分也可是逐步變化的，以便Ge組分從層中的較低級(jí)別的第一組分，增加至層中較高級(jí)別的較高的第二組分。
可在本發(fā)明的范圍內(nèi)對(duì)上述方法進(jìn)行各種更動(dòng)。例如，可通過(guò)窗側(cè)處的階梯邊緣形成凹陷，而不是通過(guò)隔離層的介入部分將凹陷與窗隔開(kāi)，從而通過(guò)SiGe層向階梯的覆蓋生長(zhǎng)形成虛擬基片。這實(shí)質(zhì)上等于與窗交疊的凹陷，且無(wú)需覆蓋生長(zhǎng)以便生長(zhǎng)入凹陷。
更進(jìn)一步，可采用類(lèi)似的方法在包含晶格失配的基片上生長(zhǎng)非SiGe的任意合適的半導(dǎo)體材料。其他材料形成的基本無(wú)缺陷的虛擬基片中的位錯(cuò)動(dòng)力學(xué)分析與前文所述相同。其他可采用類(lèi)似方法生長(zhǎng)的材料包括SiC、SiGeC、InP和GaAs。在光電領(lǐng)域中更為適用的生長(zhǎng)GaAs到硅上的處理中，GaAs直接在硅基片上生長(zhǎng)而無(wú)需準(zhǔn)備單獨(dú)的虛擬基片。
該制作技術(shù)可用于僅在需要增強(qiáng)電路功能的芯片(正如單芯片上的系統(tǒng)集成時(shí)需要用到)的一個(gè)或多個(gè)被選區(qū)域形成虛擬基片。
本發(fā)明的方法適于多個(gè)領(lǐng)域，包括應(yīng)用到包括發(fā)光二極管(LED)和半導(dǎo)體激光器的光電領(lǐng)域，和為CMOS技術(shù)提供用于生長(zhǎng)應(yīng)變或馳豫Si、Ge或SiGe層的虛擬基片和用于高速數(shù)字界面的III-V半導(dǎo)體層，其中該虛擬基片可用于制作諸如雙極性載流子晶體管(BJT)、場(chǎng)效應(yīng)晶體管(FET)和諧振隧穿二極管(RTD)之類(lèi)的器件。
權(quán)利要求
1.一種形成晶格調(diào)制半導(dǎo)體基片的方法，包括a、利用延伸過(guò)在半導(dǎo)體表面(15)上的隔離層(11)的窗(13)，限定半導(dǎo)體表面(15)的被選區(qū)域(12)；b、在隔離層(11)上于窗(13)附近限定凹陷(14)；c、在半導(dǎo)體表面(15)的被選區(qū)域(12)之上生長(zhǎng)與半導(dǎo)體表面(15)的材料存在晶格失配的半導(dǎo)體材料的活化層(16)，以便在窗(13)中形成位錯(cuò)(17)從而緩解活化層(16)中的應(yīng)變；以及d、進(jìn)一步生長(zhǎng)活化層(16)以覆蓋隔離層(11)并延伸入凹陷(14)中，從而在凹陷(14)內(nèi)形成所述半導(dǎo)體材料的基本無(wú)位錯(cuò)區(qū)域(18)。
2.根據(jù)權(quán)利要求1所述的方法，其中，在生長(zhǎng)活化層(16)以延伸入凹陷(14)之后，去除活化層(16)中已經(jīng)覆蓋隔離層(11)的部分，從而將凹陷(14)內(nèi)的所述半導(dǎo)體材料的基本無(wú)位錯(cuò)區(qū)域(18)與窗(13)內(nèi)的所述半導(dǎo)體材料區(qū)域隔離開(kāi)。
3.根據(jù)權(quán)利要求2所述的方法，其中通過(guò)將活化層(16)中已經(jīng)覆蓋隔離層(11)的部分拋平至降到隔離層(11)的水平面，去除活化層(16)中已經(jīng)覆蓋隔離層(11)的部分。
4.根據(jù)權(quán)利要求1、2或3所述的方法，其中，生長(zhǎng)活化層(16)以延伸入凹陷(14)之后，從半導(dǎo)體表面(15)去除除了凹陷(14)附近之外的活化層(16)和隔離層(11)，從而在半導(dǎo)體表面(15)上留下通過(guò)隔離層(11)的部分與半導(dǎo)體表面(15)隔離開(kāi)的所述半導(dǎo)體材料的基本無(wú)位錯(cuò)區(qū)域(18)。
5.根據(jù)權(quán)利要求4所述的方法，其中通過(guò)蝕刻從半導(dǎo)體表面(15)去除活化層(16)和隔離層(11)。
6.根據(jù)權(quán)利要求1到5中任一項(xiàng)所述的方法，其中在高溫下對(duì)活化層(16)進(jìn)行退火，從而基本上完全消除活化層(16)中的應(yīng)變。
7.根據(jù)權(quán)利要求6所述的方法，其中在從室溫到1200攝氏度的范圍之內(nèi)、優(yōu)選從350攝氏度到900攝氏度的范圍之內(nèi)的溫度下生長(zhǎng)活化層(16)，并且在從室溫到1500攝氏度的范圍之內(nèi)、優(yōu)選從500攝氏度到1200攝氏度的范圍之內(nèi)的高溫下對(duì)活化層(16)進(jìn)行退火。
8.根據(jù)權(quán)利要求1到7中任一項(xiàng)所述的方法，其中半導(dǎo)體表面為Si表面，活化層(16)的半導(dǎo)體材料為SiGe。
9.根據(jù)權(quán)利要求8所述的方法，其中活化層(16)具有在SiGe層(16)中大體恒定的Ge組分比例。
10.根據(jù)權(quán)利要求8所述的方法，其中活化層(16)包含第一子層和第二子層，所述子層中的一個(gè)子層具有在該子層中基本恒定的Ge組分比例，所述子層中的另一個(gè)子層具有在該層中從第一級(jí)別增加至高于第一級(jí)別的第二級(jí)別的Ge組分比例。
11.根據(jù)權(quán)利要求10所述的方法，其中在生長(zhǎng)第一子層和生長(zhǎng)第二子層之間，進(jìn)行中間處理。
12.根據(jù)權(quán)利要求11所述的方法，其中所述中間處理包括，在高溫下對(duì)第一子層進(jìn)行退火以便基本上完全消除第一子層中的應(yīng)變的步驟。
13.根據(jù)權(quán)利要求11或12所述的方法，其中所述中間處理步驟包括化學(xué)的機(jī)械拋平步驟。
14.根據(jù)權(quán)利要求1到13中任一項(xiàng)所述的方法，其中通過(guò)選擇性外延生長(zhǎng)處理來(lái)生長(zhǎng)活化層(16)。
15.根據(jù)權(quán)利要求14所述的方法，其中所述外延生長(zhǎng)處理為化學(xué)汽相沉積CVD。
16.根據(jù)權(quán)利要求1到15中任一項(xiàng)所述的方法，進(jìn)一步包括在活化層(16)之上生長(zhǎng)其中可形成一個(gè)或多個(gè)半導(dǎo)體器件的應(yīng)變Si層(16)的步驟。
17.根據(jù)權(quán)利要求1到16中任一項(xiàng)所述的方法，其中隔離層(11)為在半導(dǎo)體表面(15)上生長(zhǎng)的Si氧化物層。
全文摘要
一種形成晶格調(diào)制半導(dǎo)體基片的方法，包括利用延伸過(guò)在Si表面(15)上的隔離層(11)的窗(13)，限定Si表面(15)的被選區(qū)域(12)；在隔離層(11)上限定通過(guò)隔離層(11)的部分與Si表面(15)隔離開(kāi)的凹陷(14)；在Si表面(15)的被選區(qū)域(12)上生長(zhǎng)SiGe層(16)，以便在窗(13)中形成位錯(cuò)(17)從而緩解SiGe層(16)中的應(yīng)變；以及進(jìn)一步生長(zhǎng)SiGe層(16)以覆蓋隔離層(11)并延伸入凹陷(14)中，從而在凹陷(14)內(nèi)形成所述SiGe的基本無(wú)位錯(cuò)區(qū)域(18)。如果需要的話(huà)，通過(guò)拋平至降到隔離層(11)的水平面，去除已經(jīng)覆蓋隔離層(11)的SiGe層(16)的部分，從而將凹陷(14)中的SiGe的基本無(wú)位錯(cuò)區(qū)域(18)與窗(13)中的SiGe區(qū)域隔離開(kāi)。更進(jìn)一步，從Si表面(15)去除了凹陷(14)附近之外的活化層(16)和隔離層(11)，從而在Si表面(15)上留下通過(guò)隔離層(11)的部分與半導(dǎo)體表面(15)隔離開(kāi)的SiGe的基本無(wú)位錯(cuò)區(qū)域(18)。
文檔編號(hào)C30B25/04GK1879197SQ200480033330
公開(kāi)日2006年12月13日 申請(qǐng)日期2004年10月28日 優(yōu)先權(quán)日2003年11月12日
發(fā)明者亞當(dāng)·丹尼爾·卡普威爾, 埃文·休伯特·克里斯威爾·帕克, 蒂莫西·約翰·戈瑞斯波 申請(qǐng)人:阿德弗西斯有限公司