雙攝像頭圖像解碼傳輸裝置的制造方法
【專利摘要】一種雙攝像頭圖像解碼傳輸裝置，包括雙攝像頭模組、雙攝像頭模組上的兩個MIPI接口、與兩個MIPI接口分別連接的兩個MIPI電平轉(zhuǎn)換芯片、與兩個MIPI電平轉(zhuǎn)換芯片均連接的FPGA芯片以及與FPGA芯片連接的USB3.0主控芯片。所述兩個MIPI電平轉(zhuǎn)換芯片之間為并聯(lián)連接，所述USB3.0主控芯片具有一個能夠與應(yīng)用設(shè)備連接的USB3.0接口。本實用新型解決了雙攝像頭圖像數(shù)據(jù)的傳輸問題，滿足了圖像分辨率更高和傳輸幀率更快的要求。
【專利說明】
雙攝像頭圖像解碼傳輸裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及一種雙攝像頭圖像解碼傳輸裝置，尤其是一種攝像頭圖像分辨率更高和傳輸幀率更快的雙攝像頭圖像解碼傳輸裝置。
【背景技術(shù)】
[0002]雙攝像頭在電子產(chǎn)品上的應(yīng)用越來越成為一種趨勢。雙攝像頭能夠滿足圖像分辨率更高和傳輸幀率更快、以及同時測試兩個高像素和高幀率圖像的需求。那么，如何實現(xiàn)雙攝像頭圖像數(shù)據(jù)的傳輸問題，成為業(yè)界刻不容緩的問題。
【實用新型內(nèi)容】
[0003]為了克服上述缺陷，本實用新型提供一種雙攝像頭圖像解碼傳輸裝置，所述雙攝像頭圖像解碼傳輸裝置能夠解決雙攝像頭圖像數(shù)據(jù)的傳輸問題，滿足圖像分辨率更高和傳輸幀率更快的要求。
[0004]本實用新型為了解決其技術(shù)問題所采用的技術(shù)方案是:一種雙攝像頭圖像解碼傳輸裝置，包括雙攝像頭模組、雙攝像頭模組上的兩個MIPI接口、與兩個MIPI接口分別連接的兩個MIPI電平轉(zhuǎn)換芯片、與兩個MIPI電平轉(zhuǎn)換芯片均連接的FPGA芯片以及與FPGA芯片連接的USB3.0主控芯片，所述兩個MIPI電平轉(zhuǎn)換芯片之間為并聯(lián)連接，所述USB3.0主控芯片具有一個能夠與應(yīng)用設(shè)備連接的USB3.0接口。
[0005]作為本實用新型的進一步改進，所述USB3.0主控芯片包括一個GPIFII接口，所述GPIF II接口通過編程程序配置成Slave FIFO雙向端口，所述Slave FIFO雙向端口與FPGA芯片連接。
[0006]作為本實用新型的進一步改進，還包括IIC選通器，所述USB3.0主控芯片包括一個IIC接口，所述IIC選通器連接至USB3.0主控芯片的IIC接口上，所述IIC選通器包括至少兩個IIC輸出端口，所述至少兩個IIC輸出端口分別與雙攝像頭模組上的兩個IIC接口相連。
[0007]作為本實用新型的進一步改進，所述IIC選通器還包括第三個IIC輸出端口，所述第三個IIC輸出端口與數(shù)字電位計相連，數(shù)字電位計的輸出通道與給雙攝像頭模組供電的電源電路相連接。
[0008]作為本實用新型的進一步改進，所述IIC選通器還包括第四個IIC輸出端口，所述第四個Iic輸出端口與其他IIC Slave設(shè)備連接。
[0009]作為本實用新型的進一步改進，所述FPGA芯片具有第一1口，所述第一1口與電源電路的使能端相連接。
[0010]作為本實用新型的進一步改進，所述FPGA芯片具有第二1口，所述第二1口與雙攝像頭模組相連接。
[0011]作為本實用新型的進一步改進，還包括DDR3外部存儲器，所述FPGA芯片具有與DDR3外部存儲器連接的第三1 口。
[0012]作為本實用新型的進一步改進，還包括一個具有第一SPI接口的第一SPIFLASH存儲單元，所述FPGA芯片與第一SPI FLASH存儲單元的第一SPI接口連接。
[0013]作為本實用新型的進一步改進，還包括一個具有第二SPI接口的第二SPIFLASH存儲單元，所述USB3.0主控芯片與第二SPI FLASH存儲單元的第二SPI接口連接。
[0014]本實用新型的有益效果是:本實用新型雙攝像頭圖像解碼傳輸裝置使用兩個MC20901作為MIPI信號接入FPGA芯片的轉(zhuǎn)換芯片，這使得本實用新型可以同時接入兩個MIPI攝像頭，因為每個MIPI攝像頭都具有一個MIPI時鐘通道和I至四個數(shù)據(jù)通道，所以，本實用新型雙攝像頭圖像解碼傳輸裝置能夠同時解碼和傳輸上述兩個相同或不相同的具有I至四個數(shù)據(jù)通道的MIPI攝像頭的圖像數(shù)據(jù)，解決了雙攝像頭圖像數(shù)據(jù)的傳輸問題，滿足了圖像分辨率更高和傳輸幀率更快的要求。
【附圖說明】
[0015]圖1為本實用新型雙攝像頭圖像解碼傳輸裝置的原理框圖。
[0016]對照以上附圖，作如下補充說明:
[0017]1---雙攝像頭模組 2MIPI電平轉(zhuǎn)換芯片
[0018]3FPGA 芯片4USB3.0 主控芯片
[0019]5應(yīng)用設(shè)備6IIC選通器
[0020]7數(shù)字電位計8電源電路
[0021]9DDR3存儲器10第一SPI Flash存儲單元
[0022]11—第二SPI Flash存儲單元
【具體實施方式】
[0023]—種雙攝像頭圖像解碼傳輸裝置，包括雙攝像頭模組1、雙攝像頭模組I上的兩個MIPI接口 11、與兩個MIPI接口 11分別連接的兩個MIPI電平轉(zhuǎn)換芯片2(如MC20901)、與兩個MIPI電平轉(zhuǎn)換芯片2均連接的FPGA芯片3(如XC6SLX45)以及與FPGA芯片3連接的USB3.0主控芯片4(如CYUSB3014)。所述兩個MIPI電平轉(zhuǎn)換芯片2之間為并聯(lián)連接，所述USB3.0主控芯片4具有一個能夠與應(yīng)用設(shè)備5連接的USB3.0接口。
[0024]本實用新型雙攝像頭圖像解碼傳輸裝置中的雙攝像頭模組I為兩個攝像頭。本實用新型使用兩個MIPI電平轉(zhuǎn)換芯片2作為將雙攝像頭模組I的MIPI信號接入FPGA芯片3的轉(zhuǎn)換芯片。這使得本實用新型可以同時接入兩個攝像頭，因為每個攝像頭都具有一個MIPI時鐘通道和I至四個數(shù)據(jù)通道，從而本實用新型能夠能夠滿足攝像頭分辨率更高和傳輸幀率更快、以及同時測試兩個高像素和高幀率攝像頭的需求。
[0025]FPGA芯片3的作用是完成MIPI解碼。MIPI信號的電平在傳輸?shù)倪^程中是差分和單端分時傳輸?shù)囊环N電平。FPGA芯片3的1 口并不能直接與MIPI接口相連。需要將所需的1 口配制成LVDS和CMOS電平后，與同樣被轉(zhuǎn)換成LVDS和CMOS電平后的MIPI信號相連。FPGA芯片3通過編程實現(xiàn)對MIPI協(xié)議包的解碼，程序能夠?qū)崟r偵測接入本裝置的MIPI數(shù)據(jù)通道的數(shù)目，能夠同時實現(xiàn)兩個I至4個數(shù)據(jù)通道的MIPI攝像頭信號的解碼，并在合適的條件下將解碼后的圖像數(shù)據(jù)傳輸?shù)経SB3.0主控芯片4的Slave FIFO端口上。
[0026]所述USB3.0主控芯片4包括一個GPIF II接口，所述GPIF II接口通過編程程序配置成Slave FIFO雙向端口，所述Slave FIFO雙向端口與FPGA芯片3連接。通過編程程序?qū)PIF II接口配置成Slave FIFO雙向端口為習(xí)知技藝，S卩，熟悉此項技藝的人員看到USB3.0主控芯片4上的GPIF II接口，都會想到用編程的方法，把它配置成一個Slave FIFO雙向端口，實現(xiàn)雙向傳輸?shù)哪康摹ｋp向傳輸?shù)木唧w過程為:USB3.0主控芯片4通過Slave FIFO端口采集FPGA芯片3發(fā)送過來的RAW格式的圖像數(shù)據(jù)，再打包成USB3.0協(xié)議包通過USB3.0接口傳輸給應(yīng)用設(shè)備5; USB3.0主控芯片4也通過USB3.0接口接收應(yīng)用設(shè)備5發(fā)來的命令，解析后將需要FPGA芯片3執(zhí)行的命令通過Slave FIFO端口發(fā)給FPGA芯片3。
[0027]本實用新型雙攝像頭圖像解碼傳輸裝置，還包括IIC選通器6(如TCA9545)，所述USB3.0主控芯片4包括一個IIC接口，所述IIC選通器6連接至USB3.0主控芯片4的IIC接口上，所述IIC選通器6包括至少兩個IIC輸出端口，所述至少兩個IIC輸出端口分別與雙攝像頭模組I上的兩個IIC接口相連。
[0028]【具體實施方式】中，IIC選通器6是一個具有四個IIC輸出通道的TCA9545芯片，它本身也是一個IIC Slave設(shè)備。IIC選通器6的IIC輸入端直接掛接在USB3.0主控芯片4的IIC接口上，作為一個IIC Slave設(shè)備接收USB3.0主控芯片4這個IIC Master發(fā)送的IIC讀寫命令，從而控制四個IIC輸出端口中的某幾個端口選通連接到11C輸入端口上。被選通的IIC輸出端口才能將IIC Master發(fā)送的IIC讀寫命令傳輸給相連接的IIC Slave設(shè)備去執(zhí)行。這四個IIC輸出端口中的兩個IIC輸出端口分別連接在雙攝像頭模組I的兩個IIC接口上。這樣就使得本實用新型可以連接兩個IIC Slave ID完全相同的攝像頭，在執(zhí)行IIC讀寫命令時也不會發(fā)生沖突。雙攝像頭模組I作為IIC Slave設(shè)備接收和執(zhí)行IIC Master發(fā)送的IIC讀寫命令從而啟動工作或轉(zhuǎn)換工作狀態(tài)。
[0029]所述IIC選通器6還包括第三個IIC輸出端口，所述第三個IIC輸出端口與數(shù)字電位計7 (如AD5144A)相連，數(shù)字電位計7的輸出通道與給雙攝像頭模組I供電的電源電路8 (如SGM2032)相連接。所述數(shù)字電位計7設(shè)有四個輸出通道，數(shù)字電位計7作為一個IIC Slave設(shè)備，接收USB3.0主控芯片4這個IIC Master發(fā)送的IIC讀寫命令來改變內(nèi)部寄存器的數(shù)值，從而控制每個通道的輸出阻抗值。數(shù)字電位計7的四個輸出通道的可調(diào)電阻分別接入本實用新型中給雙攝像頭模組I供電的電源電路8，為不同的攝像頭提供合適的電源電壓值。
[0030]所述IIC選通器6還包括第四個IIC輸出端口，所述第四個IIC輸出端口與其他IICSlave設(shè)備連接，以作備用。
[0031]所述FPGA芯片3具有第一1口，所述第一1口與電源電路8的使能端相連接。通過FPGA芯片3來使能電壓輸出。當(dāng)使能被禁止時，LDO輸出電壓將為0V。在雙攝像頭模組I接入裝置之前和完成測試工作之后，應(yīng)用程序會發(fā)送命令將雙攝像頭模組I的各路電源電壓調(diào)整為OV，確保雙攝像頭模組I在插拔的過程中是斷電的。當(dāng)使能允許時，LDO的輸出電壓值取決于接入其調(diào)整端的數(shù)字電位計7的阻抗值。本實用新型使用了八個這樣的電源電路8，能為兩個攝像頭提供各自需要的四路工作電源。每路電源電壓都可從0.8V到3.6V之間連續(xù)調(diào)節(jié)，每步調(diào)節(jié)精度可達到8mV。
[0032]所述FPGA芯片3具有第二1口，所述第二1口與雙攝像頭模組I相連接。所述FPGA芯片3通過第二 1 口提供給雙攝像頭模組I需要的PWDN、RST、MCLK控制信號。
[0033]本實用新型雙攝像頭圖像解碼傳輸裝置，還包括DDR3外部存儲器9(如MT41J128M16)，所述FPGA芯片3具有與DDR3外部存儲器9連接的第三1口，從而可以在FPGA程序中使用DDR3控制器這個IP核來實現(xiàn)對外部DDR3存儲器9的控制。FPGA芯片3可以將解碼后的圖像數(shù)據(jù)存儲在DDR3外部存儲器9中，在需要時從DDR3外部存儲器9中讀出。
[0034]本實用新型雙攝像頭圖像解碼傳輸裝置，還包括一個具有第一SPI接口的第一SPIFLASH存儲單元10(如W25Q64)，所述FPGA芯片3與第一SPI FLASH存儲單元10的第一SPI接口連接。FPGA芯片3采用SPI加載方式加載程序，其程序代碼存儲在具有第一SPI接口的第一SPI Flash存儲單元10中。
[0035]本實用新型雙攝像頭圖像解碼傳輸裝置，還包括一個具有第二SPI接口的第二SPIFLASH存儲單元11 (如W25Q40)，所述USB3.0主控芯片4與第二SPI FLASH存儲單元11的第二SPI接口連接。USB3.0主控芯片4采用SPI加載方式加載程序，其程序代碼存儲在具有第二SPI接口的第二SPI FLASH存儲單元11中。
[0036]本實用新型雙攝像頭圖像解碼傳輸裝置使用兩個MC20901作為MIPI信號接入FPGA芯片3的轉(zhuǎn)換芯片，這使得本實用新型可以同時接入兩個MIPI攝像頭，因為每個MIPI攝像頭都具有一個MIPI時鐘通道和I至四個數(shù)據(jù)通道，所以，本實用新型雙攝像頭圖像解碼傳輸裝置能夠同時解碼和傳輸上述兩個相同或不相同的具有I至四個數(shù)據(jù)通道的MIPI攝像頭的圖像數(shù)據(jù)，解決了雙攝像頭圖像數(shù)據(jù)的傳輸問題，滿足了圖像分辨率更高和傳輸幀率更快的要求。
【主權(quán)項】
1.一種雙攝像頭圖像解碼傳輸裝置，其特征是:所述雙攝像頭圖像解碼傳輸裝置包括雙攝像頭模組、雙攝像頭模組上的兩個MIPI接口、與兩個MIPI接口分別連接的兩個MIPI電平轉(zhuǎn)換芯片、與兩個MIPI電平轉(zhuǎn)換芯片均連接的FPGA芯片以及與FPGA芯片連接的USB3.0主控芯片，所述兩個MIPI電平轉(zhuǎn)換芯片之間為并聯(lián)連接，所述USB3.0主控芯片具有一個能夠與應(yīng)用設(shè)備連接的USB3.0接口。2.根據(jù)權(quán)利要求1所述的雙攝像頭圖像解碼傳輸裝置，其特征是:所述USB3.0主控芯片包括一個GPIF II接口，所述GPIF II接口通過編程程序配置成Slave FIFO雙向端口，所述Slave FIFO雙向端口與FPGA芯片連接。3.根據(jù)權(quán)利要求2所述的雙攝像頭圖像解碼傳輸裝置，其特征是:還包括IIC選通器，所述USB3.0主控芯片包括一個11C接口，所述11(:選通器連接至1^83.0主控芯片的IIC接口上，所述IIC選通器包括至少兩個IIC輸出端口，所述至少兩個IIC輸出端口分別與雙攝像頭模組上的兩個IIC接口相連。4.根據(jù)權(quán)利要求3所述的雙攝像頭圖像解碼傳輸裝置，其特征是:所述IIC選通器還包括第三個IIC輸出端口，所述第三個IIC輸出端口與數(shù)字電位計相連，數(shù)字電位計的輸出通道與給雙攝像頭模組供電的電源電路相連接。5.根據(jù)權(quán)利要求4所述的雙攝像頭圖像解碼傳輸裝置，其特征是:所述IIC選通器還包括第四個Iic輸出端口，所述第四個IIC輸出端口與其他IIC Slave設(shè)備連接。6.根據(jù)權(quán)利要求4所述的雙攝像頭圖像解碼傳輸裝置，其特征是:所述FPGA芯片具有第一1口，所述第一1口與電源電路的使能端相連接。7.根據(jù)權(quán)利要求6所述的雙攝像頭圖像解碼傳輸裝置，其特征是:所述FPGA芯片具有第二1口，所述第二1口與雙攝像頭模組相連接。8.根據(jù)權(quán)利要求7所述的雙攝像頭圖像解碼傳輸裝置，其特征是:還包括DDR3外部存儲器，所述FPGA芯片具有與DDR3外部存儲器連接的第三1 口。9.根據(jù)權(quán)利要求8所述的雙攝像頭圖像解碼傳輸裝置，其特征是:還包括一個具有第一SPI接口的第一SPI FLASH存儲單元，所述FPGA芯片與第一SPI FLASH存儲單元的第一SPI接口連接。10.根據(jù)權(quán)利要求9所述的雙攝像頭圖像解碼傳輸裝置，其特征是:還包括一個具有第二SPI接口的第二SPI FLASH存儲單元，所述USB3.0主控芯片與第二SPI FLASH存儲單元的第二 SPI接口連接。
【文檔編號】H04N5/765GK205657762SQ201620366858
【公開日】2016年10月19日
【申請日】2016年4月27日 公開號201620366858.4, CN 201620366858, CN 205657762 U, CN 205657762U, CN-U-205657762, CN201620366858, CN201620366858.4, CN205657762 U, CN205657762U
【發(fā)明人】許克亮, 張銀鳳, 丁杰
【申請人】昆山丘鈦微電子科技有限公司