基于FPGA數(shù)字變頻技術(shù)的230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單元的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及的是一種基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理 單元，屬于電力用戶用電信息采集系統(tǒng)通信組網(wǎng)技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002] 目前，國(guó)內(nèi)230M專網(wǎng)通彳目基站中頻處理單兀米用的是模擬電路。隨著用電彳目息米 集系統(tǒng)采集數(shù)據(jù)的不斷深化應(yīng)用，對(duì)系統(tǒng)通信的穩(wěn)定性、精確度有了更高的要求。原有的模 擬中頻處理單元已滿足不了系統(tǒng)的需求。為了滿足通信穩(wěn)定性、成本低、輕便的需求，需要 實(shí)現(xiàn)中頻處理單元進(jìn)行數(shù)字化。

【發(fā)明內(nèi)容】

[0003] 本實(shí)用新型提出的是一種基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理 單元，其目的旨在克服模擬中頻處理單元在變頻中出現(xiàn)的非線性、參數(shù)不一致、溫度漂移、 頻率不穩(wěn)定等因素。通過采用FPGA數(shù)字變頻技術(shù)，減小硬件體積，實(shí)現(xiàn)中頻處理單元的小 型化、集成化的目標(biāo)。
[0004] 本實(shí)用新型的技術(shù)解決方案：基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻 處理單元，其特征包括：DUC模塊、DDC模塊、DDS模塊、FM解調(diào)模塊、AGC模塊、接口模塊， 其中DUC模塊的信號(hào)輸出端與D/A轉(zhuǎn)換模塊的信號(hào)輸入端相接；DDS模塊的第一信號(hào)輸出 端與DUC模塊的第一信號(hào)輸入端相接；DDS模塊的第二信號(hào)輸出端與DDC模塊的第一信號(hào) 輸入端相接；DDC模塊的第二信號(hào)輸入端與A/D模塊的信號(hào)輸出端相接；DDC信號(hào)輸出端與 FM解調(diào)模塊的信號(hào)輸入端相接;AGC信號(hào)輸入端與A/D信號(hào)輸出端相接;AGC模塊信號(hào)輸出 端與D/A信號(hào)輸入端相接；FPGA模塊的第一信號(hào)輸入/輸出端與DSP模塊的信號(hào)輸出/輸 入端通過MCBSP相接；FPGA模塊的第二信號(hào)輸入/輸出端通過SPI與F基帶MCU信號(hào)輸出 /輸入纟而相接。
[0005] 本實(shí)用新型的優(yōu)點(diǎn)：由于采用FPGA數(shù)字中頻處理技術(shù)，使得模塊體積大大減小， 解決了原有模擬中頻處理單元在變頻中出現(xiàn)的非線性、參數(shù)不一致、溫度漂移、頻率不穩(wěn)定 等因素。原有模擬中頻處理單元集成度不高，體積過大，維護(hù)成本過高，采用FPGA的數(shù)字中 頻處理單元?jiǎng)t不存在這些問題，大大節(jié)約了資源。
【附圖說明】
[0006] 圖1是基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單元結(jié)構(gòu)示意圖。
[0007] 圖2是FPGA數(shù)字中頻處理單元的DUC處理單元結(jié)構(gòu)圖。
[0008] 圖3是FPGA數(shù)字中頻處理單元的DDC處理單元結(jié)構(gòu)圖。
[0009] 圖4是FPGA數(shù)字中頻處理單元的DDS處理單元結(jié)構(gòu)圖。
[0010] 圖5是FPGA數(shù)字中頻處理單元的FM解調(diào)單元結(jié)構(gòu)圖。
[0011] 圖6是FPGA數(shù)字中頻處理單元的AGC單元結(jié)構(gòu)圖。
[0012] 表1是FPGA數(shù)字中頻處理單元的對(duì)外管腳定義。
【具體實(shí)施方式】
[0013] 對(duì)照?qǐng)D1，基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單元，其結(jié)構(gòu)包 括：DUC模塊、DDC模塊、DDS模塊、FM解調(diào)模塊、AGC模塊、接口模塊，其中DUC模塊的信號(hào) 輸出端與D/A轉(zhuǎn)換模塊的信號(hào)輸入端相接；DDS模塊的第一信號(hào)輸出端與DUC模塊的第一 信號(hào)輸入端相接；DDS模塊的第二信號(hào)輸出端與DDC模塊的第一信號(hào)輸入端相接；DDC模 塊的第二信號(hào)輸入端與A/D模塊的信號(hào)輸出端相接；DDC信號(hào)輸出端與FM解調(diào)模塊的信號(hào) 輸入端相接;AGC信號(hào)輸入端與A/D信號(hào)輸出端相接;AGC模塊信號(hào)輸出端與D/A信號(hào)輸入 端相接；FPGA模塊的第一信號(hào)輸入/輸出端與DSP模塊的信號(hào)輸出/輸入端通過MCBSP相 接；FPGA模塊的第二信號(hào)輸入/輸出端通過SPI與F基帶MCU信號(hào)輸出/輸入端相接。
[0014] 對(duì)照?qǐng)D2,DUC處理單元，其結(jié)構(gòu)包括高倍內(nèi)插值單元、I、Q調(diào)制單元、數(shù)字混頻器。 基帶信號(hào)經(jīng)由高倍內(nèi)插值單元分頻，分頻后信號(hào)進(jìn)行I、Q正交變換、經(jīng)過變換后的基帶信 號(hào)與DDS產(chǎn)生的本振信號(hào)進(jìn)行混頻、合路得到中頻信號(hào)。
[0015] 對(duì)照?qǐng)D3，DDC處理單元，其結(jié)構(gòu)包括數(shù)字混頻器、低通濾波器。來自A/D轉(zhuǎn)換的信 號(hào)與DDS產(chǎn)生的正交本振信號(hào)混頻，混頻信號(hào)經(jīng)過低通濾波器濾除高頻部分送至解調(diào)部分 解調(diào)。
[0016] 對(duì)照?qǐng)D4，DDS處理單元，其結(jié)構(gòu)包括相位累加器、正弦查找表、D/A轉(zhuǎn)換器、低通濾 波器。輸入一個(gè)頻率控制字與相位控制字對(duì)正弦查找表進(jìn)行查值，經(jīng)過D/A轉(zhuǎn)換器實(shí)現(xiàn)數(shù) 字波形與模擬模型轉(zhuǎn)變，輸出波形進(jìn)過低通濾波器輸出得到模擬波形。
[0017] 對(duì)照?qǐng)D5,FM解調(diào)單元，其結(jié)構(gòu)包括求相位單元、相位差分單元。I、Q信號(hào)經(jīng)由求 相位單元計(jì)算信號(hào)的相位，在經(jīng)過相位差分單元對(duì)信號(hào)進(jìn)行差分即可得到FM解調(diào)輸出。
[0018] 對(duì)照?qǐng)D6,AGC單元，其結(jié)構(gòu)包括信號(hào)有效值檢測(cè)單元、誤差檢測(cè)單元、環(huán)路濾波器 單元。FPGA對(duì)ADC的采樣值采用數(shù)字方法進(jìn)行有效值檢測(cè)，再與預(yù)設(shè)的閾值進(jìn)行比較得到 誤差值。誤差值經(jīng)過環(huán)路濾波后控制DAC輸出調(diào)整電壓控制ADC前端的壓控增益放大器對(duì) ADC的輸入信號(hào)幅度進(jìn)行調(diào)整。
[0019] 對(duì)照表I，F(xiàn)PGA對(duì)外管腳定義
[0020]

【主權(quán)項(xiàng)】
1. 基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單元，其特征包括：DUC模 塊、DDC模塊、DDS模塊、FM解調(diào)模塊、AGC模塊、接口模塊，其中DUC模塊的信號(hào)輸出端與D/ A轉(zhuǎn)換模塊的信號(hào)輸入端相接；DDS模塊的第一信號(hào)輸出端與DUC模塊的第一信號(hào)輸入端相 接；DDS模塊的第二信號(hào)輸出端與DDC模塊的第一信號(hào)輸入端相接；DDC模塊的第二信號(hào)輸 入端與A/D模塊的信號(hào)輸出端相接；DDC信號(hào)輸出端與FM解調(diào)模塊的信號(hào)輸入端相接；AGC 信號(hào)輸入端與A/D信號(hào)輸出端相接;AGC模塊信號(hào)輸出端與D/A信號(hào)輸入端相接；FPGA模塊 的第一信號(hào)輸入/輸出端與DSP模塊的信號(hào)輸出/輸入端通過MCBSP相接；FPGA模塊的第 二信號(hào)輸入/輸出端通過SPI與F基帶MCU信號(hào)輸出/輸入端相接。2. 根據(jù)權(quán)利要求1所述的基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單 元，其特征是所述的DUC模塊，其結(jié)構(gòu)包括高倍內(nèi)插值單元、I、Q調(diào)制單元、數(shù)字混頻器，基 帶信號(hào)經(jīng)由高倍內(nèi)插值單元分頻，分頻后信號(hào)進(jìn)行I、Q正交變換、經(jīng)過變換后的基帶信號(hào) 與DDS產(chǎn)生的本振信號(hào)進(jìn)行混頻、合路得到中頻信號(hào)。3. 根據(jù)權(quán)利要求1所述的基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單 元，其特征是所述的DDC模塊，其結(jié)構(gòu)包括數(shù)字混頻器、低通濾波器，來自A/D轉(zhuǎn)換的信號(hào)與 DDS產(chǎn)生的正交本振信號(hào)混頻，混頻信號(hào)經(jīng)過低通濾波器濾除高頻部分送至解調(diào)部分解調(diào)。4. 根據(jù)權(quán)利要求1所述的基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單 元，其特征是所述的DDS模塊，其結(jié)構(gòu)包括相位累加器、正弦查找表、D/A轉(zhuǎn)換器、低通濾波 器，輸入一個(gè)頻率控制字與相位控制字對(duì)正弦查找表進(jìn)行查值，經(jīng)過D/A轉(zhuǎn)換器實(shí)現(xiàn)數(shù)字 波形與模擬模型轉(zhuǎn)變，輸出波形進(jìn)過低通濾波器輸出得到模擬波形。5. 根據(jù)權(quán)利要求1所述的基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單 元，其特征是所述的FM解調(diào)模塊，其結(jié)構(gòu)包括求相位單元、相位差分單元，I、Q信號(hào)經(jīng)由求 相位單元計(jì)算信號(hào)的相位，在經(jīng)過相位差分單元對(duì)信號(hào)進(jìn)行差分即得到FM解調(diào)輸出。6. 根據(jù)權(quán)利要求1所述的基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單 元，其特征是所述的AGC模塊，其結(jié)構(gòu)包括信號(hào)有效值檢測(cè)單元、誤差檢測(cè)單元、環(huán)路濾波 器單元，F(xiàn)PGA對(duì)ADC的采樣值采用數(shù)字方法進(jìn)行有效值檢測(cè)，再與預(yù)設(shè)的閾值進(jìn)行比較得 到誤差值，誤差值經(jīng)過環(huán)路濾波后控制DAC輸出調(diào)整電壓控制ADC前端的壓控增益放大器 對(duì)ADC的輸入信號(hào)幅度進(jìn)行調(diào)整。7. 根據(jù)權(quán)利要求1所述的基于FPGA數(shù)字變頻230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單 元，其特征是所述的接口模塊，其結(jié)構(gòu)包括FPGA與DSP相接的MCBSP接口，F(xiàn)PGA與基帶MCU 相接的SPI接口。
【專利摘要】本實(shí)用新型是一種基于FPGA數(shù)字變頻技術(shù)的230MHz電力專網(wǎng)通信系統(tǒng)中頻處理單元，其結(jié)構(gòu)包括DUC單元、DDC單元、FM解調(diào)模塊、AGC模塊、DDS單元、接口單元。優(yōu)點(diǎn)：與傳統(tǒng)模擬中頻方法相比，采用數(shù)字變頻的方法可以避免混頻器的非線性、參數(shù)一致性、溫度漂移、頻率穩(wěn)定度等一系列問題，而且具有動(dòng)態(tài)范圍大、體積小、重量輕、成本低，穩(wěn)定性和可靠性高等特點(diǎn)。
【IPC分類】H04B1/40
【公開號(hào)】CN204886945
【申請(qǐng)?zhí)枴緾N201520644519
【發(fā)明人】董立軍, 劉華強(qiáng), 顏庭喬, 王騫
【申請(qǐng)人】南京新聯(lián)電子股份有限公司
【公開日】2015年12月16日
【申請(qǐng)日】2015年8月25日