基于國產(chǎn)FPGA和uclinux操作系統(tǒng)的時(shí)間同步裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及基于IEEE1588協(xié)議的時(shí)間同步領(lǐng)域技術(shù)領(lǐng)域，具體地，涉及一種基于國產(chǎn)FPGA和uc I inux操作系統(tǒng)的時(shí)間同步裝置。
【背景技術(shù)】
[0002]時(shí)間同步系統(tǒng)在許多領(lǐng)域均有廣泛的應(yīng)用。世界格局風(fēng)云變幻莫測，國產(chǎn)化對于提高我國裝備自主保障能力具有重要意義，但是目前很少有國產(chǎn)化的時(shí)間同步系統(tǒng)。在我國整個國民經(jīng)濟(jì)部門中，包括中央的金融系統(tǒng)、電力系統(tǒng)、交通控制系統(tǒng)，都用到信息系統(tǒng)，這些部門的設(shè)備目前還都是以國外的軟硬件為主，這對我國信息安全構(gòu)成嚴(yán)重威脅。
[0003]現(xiàn)有的用于時(shí)間同步的國產(chǎn)化技術(shù)，主要在時(shí)間戳精確化和頻率補(bǔ)償技術(shù)上提升時(shí)間同步系統(tǒng)的性能，忽略了時(shí)間同步系統(tǒng)的可移植性。這種移植性，主要體現(xiàn)在針對不同的應(yīng)用環(huán)境，能夠較容易的實(shí)現(xiàn)從非時(shí)間同步設(shè)備到時(shí)間同步設(shè)備的平滑升級。
[0004]經(jīng)過檢索發(fā)現(xiàn):
[0005]相關(guān)檢索結(jié)果1:
[0006]申請(專利)號:CN201010542983.3，名稱:基于IEEE1588精確時(shí)間同步協(xié)議系統(tǒng)及其同步方法，提供了: 一種網(wǎng)絡(luò)信息傳輸技術(shù)領(lǐng)域的基于IEEE 1588精確時(shí)鐘同步協(xié)議系統(tǒng)及其同步方法，使得主時(shí)鐘在發(fā)送同步報(bào)文時(shí)就帶有本次發(fā)送的精確時(shí)間戳，無需再發(fā)送跟隨報(bào)文，極大減小了實(shí)現(xiàn)時(shí)鐘同步所需的通信帶寬。同時(shí)，構(gòu)建一個頻率可調(diào)的時(shí)鐘計(jì)數(shù)器，再配合時(shí)鐘同步算法，實(shí)現(xiàn)頻率補(bǔ)償?shù)墓δ?，達(dá)到高精度時(shí)鐘同步的要求。該技術(shù)方案存在如下不足:(I)是非國產(chǎn)技術(shù);(2)沒有提交操作系統(tǒng)，在可移植性方面較差。
[0007]相關(guān)檢索結(jié)果2:
[0008]申請(專利)號:CN200810085173.2，名稱:時(shí)間同步裝置、時(shí)間同步系統(tǒng)和時(shí)間同步方法，公開了: 一種時(shí)間同步裝置、時(shí)間同步系統(tǒng)和時(shí)間同步方法。該時(shí)間同步裝置設(shè)有——對應(yīng)的普通以太網(wǎng)端口和IEEE1588以太網(wǎng)端口 ；該時(shí)間同步裝置通過其IEEE1588以太網(wǎng)端口與支持IEEE1588標(biāo)準(zhǔn)的以太網(wǎng)交互以太網(wǎng)幀，包括PTP類型以太網(wǎng)幀和非PTP類型以太網(wǎng)幀;通過其普通以太網(wǎng)端口與普通以太網(wǎng)交換設(shè)備交互非PTP類型以太網(wǎng)幀；以及，根據(jù)該P(yáng)TP類型以太網(wǎng)幀進(jìn)行IEEE1588以太網(wǎng)端口與以太網(wǎng)的時(shí)間同步。進(jìn)一步的，該時(shí)間同步裝置還可以通過本地同步端口，實(shí)現(xiàn)本地時(shí)間同步設(shè)備和以太網(wǎng)的時(shí)間同步。通過本發(fā)明，基于現(xiàn)有的普通以太網(wǎng)交換設(shè)備實(shí)現(xiàn)從非時(shí)間同步網(wǎng)絡(luò)到時(shí)間同步網(wǎng)絡(luò)的平滑升級，實(shí)現(xiàn)對現(xiàn)有網(wǎng)絡(luò)資源的充分利用，支持進(jìn)一步的全網(wǎng)時(shí)間同步。
[0009]該技術(shù)方案存在如下不足:(I)是非國產(chǎn)技術(shù)；(2)沒有提交操作系統(tǒng)，在可移植性方面較差；(3)該技術(shù)方案局限用于網(wǎng)絡(luò)交換技術(shù)方面，基于現(xiàn)有的普通以太網(wǎng)交換機(jī)設(shè)備實(shí)現(xiàn)從普通以太網(wǎng)絡(luò)到IEEE1588時(shí)間同步網(wǎng)絡(luò)的升級。而本發(fā)明通過時(shí)間通信接口電路將本地時(shí)間信息傳輸給非同步設(shè)備，任意設(shè)備只要支持時(shí)間通信接口電路中的IPPS秒脈沖接口以及任一其他接口，可以該非時(shí)間同步設(shè)備升級到時(shí)間同步設(shè)備。

【發(fā)明內(nèi)容】

[0010]針對現(xiàn)有技術(shù)中存在的時(shí)間同步系統(tǒng)非國產(chǎn)化以及可移植性較差等缺陷，本發(fā)明的目的是提供一種基于國產(chǎn)FPGA和uclinux操作系統(tǒng)的時(shí)間同步裝置，該時(shí)間同步裝置解決了如下技術(shù)問題:
[0011]I)時(shí)間同步系統(tǒng)基于國產(chǎn)FPGA平臺，大幅提升時(shí)間同步系統(tǒng)的國產(chǎn)化率。該FPGA采用ARM+FPGA構(gòu)架，其中ARM負(fù)責(zé)運(yùn)行uclinux操作系統(tǒng)以及時(shí)間同步軟件，F(xiàn)PGA負(fù)責(zé)以太網(wǎng)媒體訪問控制和時(shí)間信息接口控制，從而實(shí)現(xiàn)從非時(shí)間同步設(shè)備到時(shí)間同步設(shè)備的平滑升級。
[0012]2)采用uclinux操作系統(tǒng)來管理整個時(shí)間同步系統(tǒng)的運(yùn)行，大幅提高時(shí)間同步系統(tǒng)的可移植性以及終端人機(jī)交互的友善性。
[0013]為實(shí)現(xiàn)上述目的，本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的。
[0014]一種基于國產(chǎn)FPGA和uclinux操作系統(tǒng)的時(shí)間同步裝置，包括FPGA核心處理電路和時(shí)間通信接口電路;其中:所述國產(chǎn)FPGA核心處理電路設(shè)有用于與終端設(shè)備相連進(jìn)行信息交互的終端設(shè)備接口、用于與授時(shí)網(wǎng)絡(luò)服務(wù)器相連獲取時(shí)間信息從而校準(zhǔn)本地系統(tǒng)時(shí)間的授時(shí)網(wǎng)絡(luò)服務(wù)器接口、用于與時(shí)間通信接口電路相連的時(shí)間信息接口 ；所述國產(chǎn)FPGA核心處理電路通過時(shí)間信息接口將校準(zhǔn)后本地系統(tǒng)時(shí)間信息傳送至?xí)r間通信接口電路，并通過時(shí)間通信接口電路與非時(shí)間同步設(shè)備相連，將校準(zhǔn)后本地系統(tǒng)時(shí)間信息傳送至非時(shí)間同步設(shè)備。
[0015]優(yōu)選地，所述國產(chǎn)FPGA核心處理電路包括:國產(chǎn)FPGA芯片、DDR3內(nèi)存顆粒、FPGA配置SP1-FLASH、以太網(wǎng)物理層PHY芯片以及串口終端接口芯片；其中:所述國產(chǎn)FPGA芯片和DDR3內(nèi)存顆粒相連，用于給國產(chǎn)FPGA芯片的CPU提供內(nèi)存；所述國產(chǎn)FPGA芯片和FPGA配置SP1-FLASH相連，用于完成國產(chǎn)FPGA芯片及其內(nèi)嵌CPU的上電配置以及uclinux操作系統(tǒng)鏡像的存儲；所述國產(chǎn)FPGA芯片與以太網(wǎng)物理層PHY芯片相連，并且通過設(shè)置于太網(wǎng)物理層PHY芯片上的授時(shí)網(wǎng)絡(luò)服務(wù)器接口與授時(shí)網(wǎng)絡(luò)服務(wù)器相連，進(jìn)行時(shí)間同步信息的交互;所述國產(chǎn)FPGA芯片與串口終端接口芯片相連，并通過設(shè)置于串口終端接口芯片上的終端設(shè)備接口完成與終端設(shè)備的信息交互;所述時(shí)間信息接口設(shè)置于國產(chǎn)FPGA芯片上。
[0016]優(yōu)選地，所述國產(chǎn)FPGA芯片采用ARM及FPGA組合架構(gòu)，其中，ARM用于運(yùn)行uc I inux操作系統(tǒng)、時(shí)間同步軟件以及底層驅(qū)動;FPGA用于以太網(wǎng)媒體訪問控制，并將校準(zhǔn)后本地系統(tǒng)時(shí)間信息傳送給時(shí)間通信接口電路。
[0017]優(yōu)選地，所述國產(chǎn)FPGA芯片的內(nèi)嵌CPU采用Cortex-M3ARM核。
[0018]優(yōu)選地，所述時(shí)間通信接口電路包括IPPS秒脈沖接口電路，還包括如下任一個或任多個其他接口電路:
[0019]-PCI接口電路；
[0020]-USB接口電路；
[0021]-UART接口電路；
[0022]-12C接口電路；
[0023]所述非時(shí)間同步設(shè)備通過IPPS秒脈沖接口電路以及上述任一個或任多個其他接口電路接收校準(zhǔn)后本地系統(tǒng)時(shí)間信息。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:
[0025]1、本發(fā)明采用國產(chǎn)FPGA芯片(例如京微雅格M7系列FPGA芯片)，具有獨(dú)立自主產(chǎn)權(quán)，極大的提升了裝置的自主可靠性。
[0026]2、本發(fā)明時(shí)間同步是基于ucl inux操作系統(tǒng)進(jìn)行的;Ucl inux是一種高度優(yōu)化的嵌入式Linux版本，具有穩(wěn)定、良好的移植性、優(yōu)秀的網(wǎng)絡(luò)功能、對各種文件系統(tǒng)和標(biāo)準(zhǔn)API的支持;通過uclinux操作系統(tǒng)對于串口終端設(shè)備的支持，可以非常便利的建立與終端設(shè)備的交互通信;通過uclinux操作系統(tǒng)對于網(wǎng)絡(luò)的支持，可以交容易的建立時(shí)間同步軟件、網(wǎng)絡(luò)通信、操作系統(tǒng)內(nèi)核與底層硬件的鏈路;通過ucl inux對于標(biāo)準(zhǔn)API的支持，可以集成USB/I2C/UART/PCI等多種時(shí)間同步接口協(xié)議，任何非時(shí)鐘同步設(shè)備只要支持上述任一接口，與本發(fā)明提供的時(shí)間同步裝置相連，即可實(shí)現(xiàn)從非時(shí)鐘同步設(shè)備到時(shí)鐘同步設(shè)備的平滑升級;uclinnux操作系統(tǒng)在結(jié)構(gòu)上集成了標(biāo)準(zhǔn)Iinnux的多任務(wù)實(shí)現(xiàn)方式，能夠同時(shí)處理終端通?目任務(wù)、時(shí)間同步任務(wù)、網(wǎng)絡(luò)通?目任務(wù)以及時(shí)間通?目任務(wù)。
[0027]3、本發(fā)明提升了時(shí)間同步系統(tǒng)的可移植性，實(shí)現(xiàn)非時(shí)間同步設(shè)備到時(shí)間同步設(shè)備的平滑升級。
【附圖說明】
[0028]通過閱讀參照以下附圖對非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會變得更明顯:
[0029]圖1為本發(fā)明提供的時(shí)間同步裝置的結(jié)構(gòu)框圖。
[0030]圖中:I為FPGA核心處理電路，2為時(shí)間通信接口電路，3為國產(chǎn)FPGA芯片，4為DDR3內(nèi)存顆粒，5為FPGA配置SP1-FLASH，6為以太網(wǎng)物理層PHY芯片，