[0070] 步驟(5)，對(duì)浮點(diǎn)型輸出數(shù)據(jù)根據(jù)數(shù)據(jù)左移單元內(nèi)的左移位數(shù)n-M進(jìn)行增益調(diào)整， 使得圖2所示結(jié)構(gòu)和圖1的結(jié)構(gòu)具有同樣的增益。
[0071] 本發(fā)明可減小數(shù)據(jù)截取對(duì)數(shù)字中頻信噪比的惡化，擴(kuò)展動(dòng)態(tài)范圍，其原理如下：
[0072] 設(shè)一采樣數(shù)據(jù)為八（1〇=&()2()+&12 1+&222+."+&11-22 11-2+&11-1211- 1而[{0，1}，0<1<11-1，一共有η位，最大有效位數(shù)為M，左移n-M位即可最大限度保留運(yùn)算有效位數(shù)，左移后的數(shù) 據(jù)記為# (η)。與其相乘的二進(jìn)制數(shù)據(jù)設(shè)為m位，表示如下：
[0073] B(m)=b〇20+bi21+b222+…+W-22m-2+bm-i2m-S其中biE{〇，l}，〇<i<m-l。
[0074] 則A(n)與B(n)相乘得其系數(shù)矩陣為：
[0076]由于A(n)與B(n)的最大有效位分別是M和m，因此an-ibm-! = 1，即A(n) ·B(m) 2 2m t2。當(dāng)M>m時(shí)，A(n)與B(n)的乘積可表示如下：
[0077] A(n) ·B(m)=aM-ibm-! · 2M+m-2+(an-ibm-2+aM-2bm-!) · 2M+m-3+···
[0078] +(aM-mbm-1+aM-m+lbm-2+."+aM-2bl+aM-lbo· 2M1
[0079] < 2m_1 · (2m_1+2 · 2m_2+3 · 2m_3+---+m· 2°)
[0080] =2M-i· (2m+1-m_2)<2M+m
[0081] 于是有2M+m-2<A(n) ·B(m)<2M+m。
[0082] 當(dāng)M<m時(shí)，A(n)與B(n)的乘積可表示如下：
[0083] A(n) ·B(m)=aM-ibm-! · 2M+m-2+(an-ibm-2+aM-2bm-!) · 2M+m-3+···
[0084] +(a〇bm-l+aibm-2+."+aM-2bm-M+l+aM-lbm-M) · 2M2
[0085] < 2m_1 · (2m_1+2 · 2m_2+3 · 2μ_3+···+Μ· 2°)
[0086] =2?-i. (2M+1-M-2)<2M+m
[0087] 于是有2M+m-2<A(n) ·B(m)<2M+m。
[0088] 因此，A(n) ·B(m)的最高有效位為2M+m-2或
[0089] 下面以A(n) ·B(m)的最高有效位為2m+m來(lái)說(shuō)明本發(fā)明的目的。
此時(shí)Ετ= -(2Κ_1)，一般2K>>1，并令q= 2K，即-qSETSCLN個(gè)η位采樣數(shù)據(jù)在FPGA內(nèi)進(jìn)行乘 法運(yùn)算并進(jìn)行截取之后，生成Ν個(gè)Ετ構(gòu)成截取誤差序列，設(shè)為e(j)，j= 0，1，2，. . .，Ν-1。e(j) 一般具有如下統(tǒng)計(jì)特征：
[0091] (a)平穩(wěn)隨機(jī)序列；
[0092] (b)與參與乘法運(yùn)算的序列無(wú)關(guān)；
[0093] (c)e(j)的任意兩個(gè)值之間不相關(guān)，S卩e(j)是白噪聲序列；
[0094] (d)在誤差范圍內(nèi)是均勻分布。
[0097]設(shè)A(n)·B(m)的功率為則A(n)·B(m)的信噪比的對(duì)數(shù)表示為：
[0099]A(n)序列左移n-M位后的序列為A' (n)=A(n)·2n-'A' (η)·B(m)的結(jié)果可表示為
(η) ·B(m)的信噪比的對(duì)數(shù)表示為：
[0101] 對(duì)比①②式，可得左移位數(shù)n-M越大，乘法輸出數(shù)據(jù)的信噪比受截?cái)嗾`差影響就越 小。
[0102] 對(duì)浮點(diǎn)型輸出數(shù)據(jù)根據(jù)數(shù)據(jù)左移單元的左移位數(shù)n-M進(jìn)行增益調(diào)整，即浮點(diǎn)型輸 出數(shù)據(jù)除以2ηΛ使得圖2的系統(tǒng)和圖1的系統(tǒng)具有同樣的增益。這是因?yàn)椋?br>[0103] A' (η) ·B(m)=A(n) · 2η-Μ ·B(m)=A(n) ·B(m) · 2η-Μ,
[0104]本發(fā)明的數(shù)字中頻動(dòng)態(tài)范圍擴(kuò)展方法，ADC數(shù)據(jù)送入FPGA的同時(shí)，同步進(jìn)行最大有 效位數(shù)的識(shí)別，執(zhí)行效率高;最大限度的減小數(shù)據(jù)截取對(duì)數(shù)字中頻信噪比的惡化;數(shù)據(jù)輸出 轉(zhuǎn)換為浮點(diǎn)型大幅度擴(kuò)展了數(shù)據(jù)表達(dá)范圍，并保證設(shè)計(jì)的數(shù)據(jù)處理增益不變。
[0105]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種數(shù)字中頻動(dòng)態(tài)范圍擴(kuò)展方法，其特征在于，還包括有效位檢測(cè)單元、數(shù)據(jù)左移單 元和輸出數(shù)據(jù)增益調(diào)整單元，實(shí)現(xiàn)步驟如下： 步驟（1)，將一組分辨率為η位的整型ADC采樣數(shù)據(jù)送入FPGA的RAM同時(shí)，同步進(jìn)行數(shù)據(jù) 有效位檢測(cè)，一組ADC采樣數(shù)據(jù)輸入完畢時(shí)獲得最大有效位數(shù)，記為M; 步驟(2 )，將n-M的差值送入FPGA的運(yùn)算流水線，在數(shù)據(jù)左移單元內(nèi)依次將每個(gè)ADC數(shù)據(jù) 左移n_M位； 步驟(3)，將左移后的數(shù)據(jù)送入中頻數(shù)字信號(hào)處理單元，在此單元內(nèi)，除最后一級(jí)乘法 運(yùn)算之外，對(duì)所有整型數(shù)據(jù)乘法運(yùn)算的輸出數(shù)據(jù)進(jìn)行截取； 步驟(4)，將中頻數(shù)字信號(hào)處理單元的輸出數(shù)據(jù)的數(shù)據(jù)格式從整型轉(zhuǎn)換為浮點(diǎn)型； 步驟(5)，對(duì)浮點(diǎn)型輸出數(shù)據(jù)根據(jù)數(shù)據(jù)左移單元內(nèi)的左移位數(shù)n-M進(jìn)行增益調(diào)整。2. 如權(quán)利要求1所述的數(shù)字中頻動(dòng)態(tài)范圍擴(kuò)展方法，其特征在于， 設(shè)一米樣數(shù)據(jù)為 A(n) =8020+8^+8222+...+811-2211 2+an-i2n Sai e{〇，l}，〇< i < n_l，一共 有η位，最大有效位數(shù)為M，左移n-M位最大限度保留運(yùn)算有效位數(shù)，左移后的數(shù)據(jù)記為A' (η)； 與其相乘的二進(jìn)制數(shù)據(jù)設(shè)為m位，表示如下： B(m)二!^0+!^1+!^2+…+!^：^-2+'-!〗?- 1，其中 biE{〇，l}，OSigm-I; 則A(n)與B(n)相乘得其系數(shù)矩陣為：由于A(n)與B(n)的最大有效位分別是M和m，因此aM-iW-FUAU) · B(m)2 2M+m_2; 當(dāng)M>m時(shí)，A(n)與B(n)的乘積表示如下：于是有2Μ+^2<Α(η) · B(m)<2M+m; 當(dāng)M<m時(shí)，A(n)與B(n)的乘積表示如下：于是有2Μ+^2<Α(η) · B(m)<2M+m，因此，A(n) · B(m)的最高有效位為2μ+μ或2μ+μΛ 當(dāng)Α(η) · B(m)的最高有效位為2M+m^2時(shí)： Α(η) ·Β(πι)的結(jié)果表示為.以[· ]τ表示截位處理，設(shè)截掉低K位，則設(shè)Et為截位誤差，則Α(η) ·Β(πι)的截位誤差為當(dāng)Xk均為1時(shí)，截位誤差最大，此時(shí)Ετ = -(2Κ-1)，2K> > I，并令q = 2K，即-q<ET < O; N個(gè)η位采樣數(shù)據(jù)在FPGA內(nèi)進(jìn)行乘法運(yùn)算并進(jìn)行截取之后，生成N個(gè)Et構(gòu)成截取誤差序 列，設(shè)為 e(j)，j = 0，l，2，· · ·，Ν-1; 于是，e(j)的概率密度函數(shù)為'其均值為^方差為^設(shè)A(n) · B(m)的功率為如▲，則A(n) · B(m)的信噪比的對(duì)數(shù)表示為：A(n)序列左移n-M位后的序列為A' (n)=A(n) · (η) · B(m)的結(jié)果表示為,截掉低K位，K>n-M，則(η) · B(m)的截位誤差為，其最大值設(shè)為Y=-(2K-2rf); 于是Y (η) · B(m)的信噪比的對(duì)數(shù)表示為：3. 如權(quán)利要求2所述的數(shù)字中頻動(dòng)態(tài)范圍擴(kuò)展方法，其特征在于，對(duì)浮點(diǎn)型輸出數(shù)據(jù)根 據(jù)數(shù)據(jù)左移單元的左移位數(shù)n-M進(jìn)行增益調(diào)整，浮點(diǎn)型輸出數(shù)據(jù)除以2 n_M。4. 如權(quán)利要求2所述的數(shù)字中頻動(dòng)態(tài)范圍擴(kuò)展方法，其特征在于，e(j)具有如下統(tǒng)計(jì)特 征： (a) 平穩(wěn)隨機(jī)序列； (b) 與參與乘法運(yùn)算的序列無(wú)關(guān)； (c) e (j)的任意兩個(gè)值之間不相關(guān)； (d) 在誤差范圍內(nèi)是均勻分布。
【專利摘要】本發(fā)明提出了一種數(shù)字中頻動(dòng)態(tài)范圍擴(kuò)展方法，還包括有效位檢測(cè)單元、數(shù)據(jù)左移單元和輸出數(shù)據(jù)增益調(diào)整單元，實(shí)現(xiàn)步驟如下：將一組分辨率為n位的整型ADC采樣數(shù)據(jù)送入FPGA的RAM同時(shí)，同步進(jìn)行數(shù)據(jù)有效位檢測(cè)，一組ADC采樣數(shù)據(jù)輸入完畢時(shí)獲得最大有效位數(shù)，記為M；將n-M的差值送入FPGA的運(yùn)算流水線，在數(shù)據(jù)左移單元內(nèi)依次將每個(gè)ADC數(shù)據(jù)左移n-M位；將左移后的數(shù)據(jù)送入中頻數(shù)字信號(hào)處理單元，在此單元內(nèi)，除最后一級(jí)乘法運(yùn)算之外，對(duì)所有整型數(shù)據(jù)乘法運(yùn)算的輸出數(shù)據(jù)進(jìn)行截取；將中頻數(shù)字信號(hào)處理單元的輸出數(shù)據(jù)的數(shù)據(jù)格式從整型轉(zhuǎn)換為浮點(diǎn)型；對(duì)浮點(diǎn)型輸出數(shù)據(jù)根據(jù)數(shù)據(jù)左移單元內(nèi)的左移位數(shù)n-M進(jìn)行增益調(diào)整。
【IPC分類】H04B1/00
【公開(kāi)號(hào)】CN105450237
【申請(qǐng)?zhí)枴緾N201510793836
【發(fā)明人】王 鋒, 許建華, 鄧旭亮, 姜東 , 向長(zhǎng)波, 張超, 馬風(fēng)軍
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第四十一研究所
【公開(kāi)日】2016年3月30日
【申請(qǐng)日】2015年11月11日