應(yīng)用于制導(dǎo)的圖像處理方法和裝置的制造方法
【專利說明】應(yīng)用于制導(dǎo)的圖像處理方法和裝置
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及制導(dǎo)過程中圖像處理技術(shù)領(lǐng)域，尤其涉及一種應(yīng)用于制導(dǎo)的圖像信息處理方法和裝置。
【背景技術(shù)】
[0003]導(dǎo)彈尋的導(dǎo)引頭采用可見光制導(dǎo)體制的最大優(yōu)點(diǎn)是成本低、導(dǎo)引精度較高、作用距離遠(yuǎn)、抗電磁干擾性好，是現(xiàn)代飛航導(dǎo)彈對地攻擊十分可取的方案之一。信息處理裝置作為光電導(dǎo)引頭的主要組成部分，涉及圖像信息獲取、傳輸、處理、顯示、存儲、互聯(lián)等諸多環(huán)
-K-
T O
[0004]當(dāng)前，隨著圖像處理技術(shù)的發(fā)展，圖像處理算法在精度、速度、數(shù)據(jù)吞吐率等方面對圖像處理系統(tǒng)提出更高要求。圖像處理系統(tǒng)通用化、信息化、高速運(yùn)算、快速存儲等不足已經(jīng)成為光電系統(tǒng)信號處理的瓶頸問題。
[0005]現(xiàn)有光電信息處理裝置中，若采用低性能處理器方案，則實(shí)現(xiàn)功能較為單一，處理速度不能滿足光電信息處理技術(shù)的發(fā)展需求。若采用高性能處理器方案，功耗過高，成本指標(biāo)滿足不了光電導(dǎo)引頭的指標(biāo)要求。造成上述問題的根源在于，沒有深入剖析光電信息處理的需求以及合理分解任務(wù)計(jì)劃，造成信號處理裝置架構(gòu)設(shè)計(jì)不合理，處理能力沒有完全發(fā)揮，造成資源的浪費(fèi)。
[0006]

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于克服現(xiàn)有技術(shù)不足，提供了一種應(yīng)用于制導(dǎo)的圖像處理方法和裝置，架構(gòu)合理、功耗較低、硬件資源得到最大程度利用。
[0008]本發(fā)明的技術(shù)解決方案:
一種應(yīng)用于制導(dǎo)的圖像處理裝置，包括處理模塊，所述處理模塊包括一個(gè)FPGA、一個(gè)壓縮芯片ADV212和兩個(gè)處理DSP ；
其中的FPGA用于；
完成對壓縮芯片ADV212的壓縮參數(shù)配置，接收圖像相機(jī)傳輸來的圖像，對接收到的圖像進(jìn)行預(yù)處理，該預(yù)處理包括圖像降分辨率、基于直方圖統(tǒng)計(jì)圖像增強(qiáng)、去均值歸一化積相關(guān)、圖像壓縮時(shí)序調(diào)整等，并同時(shí)進(jìn)行以下兩方面處理；
一方面，將預(yù)處理后的圖像分別輸入給每個(gè)處理DSP，一個(gè)處理DSP根據(jù)預(yù)處理后的圖像進(jìn)行目標(biāo)識別，另一個(gè)處理DSP根據(jù)預(yù)處理后的圖像進(jìn)行目標(biāo)跟蹤，生成目標(biāo)跟蹤結(jié)果；另一方面，將預(yù)處理后的圖像傳輸至所述壓縮芯片ADV212，控制壓縮芯片ADV212利用所述壓縮參數(shù)完成圖像壓縮，生成壓縮碼流，并控制同步串口芯片將所述壓縮碼流通過無線鏈路回傳至地面接收設(shè)備，以便導(dǎo)引頭實(shí)現(xiàn)人在回路控制和目標(biāo)偵察功能。
[0009]進(jìn)一步的，還包括控制模塊；
所述控制模塊包括F28335DSP，該F2833OTSP用于控制實(shí)現(xiàn)人在回路控制過程中，所述應(yīng)用于制導(dǎo)的圖像信息處理裝置通過CAN總線與導(dǎo)彈的綜控設(shè)備進(jìn)行通信，實(shí)現(xiàn)全彈制導(dǎo)控制。
[0010]進(jìn)一步的，還包括存儲模塊；
所述存儲模塊包括SRAM、SDRAM和FLASH存儲芯片。
[0011]進(jìn)一步的，還包括和接口模塊；
所述接口模塊包括LVDS、CAN和USB總線接口，其中的LVDS用于接收圖像相機(jī)傳輸過來的LVDS數(shù)據(jù)，并且在測試模式下，所述接口模塊通過USB接口與PC機(jī)進(jìn)行數(shù)據(jù)交互。
[0012]進(jìn)一步的，地面接收設(shè)備采用vxworks實(shí)時(shí)操作系統(tǒng)，并采用硬件解壓縮方式完成圖像解壓。
[0013]進(jìn)一步的，操作手通過數(shù)據(jù)鏈指令系統(tǒng)將相關(guān)指令發(fā)送給導(dǎo)彈的綜控設(shè)備，綜控設(shè)備解析指令后，通過CAN總線將相關(guān)指令發(fā)送給圖像信息處理裝置，所述應(yīng)用于制導(dǎo)的圖像信息處理裝置中識別功能模塊響應(yīng)相關(guān)指令，實(shí)現(xiàn)啟動或關(guān)閉彈上自動目標(biāo)識別功會K。
[0014]進(jìn)一步的，每個(gè)處理DSP外掛一片64MB的SDRAM存儲芯片。
[0015]進(jìn)一步的，所述接口模塊還包括多路RS422/RS485接口，用于同步數(shù)據(jù)傳輸或異步數(shù)據(jù)通信。
[0016]進(jìn)一步的，所述存儲模塊還包括IGb的NOR Flash芯片，用于目標(biāo)模板的裝訂和存儲，且FPGA和DSP均可實(shí)現(xiàn)對其的訪問。
[0017]一種應(yīng)用于制導(dǎo)的圖像處理方法，由FPGA實(shí)現(xiàn)，包括以下步驟:
完成對壓縮芯片ADV212的壓縮參數(shù)配置；
接收圖像相機(jī)傳輸來的圖像，對所述圖像進(jìn)行預(yù)處理，并同時(shí)進(jìn)行以下兩方面處理；
一方面，將預(yù)處理后的圖像分別輸入給每個(gè)處理DSP，一個(gè)處理DSP根據(jù)所述預(yù)處理后的圖像進(jìn)行目標(biāo)識別，另一個(gè)處理DSP根據(jù)預(yù)處理后的圖像進(jìn)行目標(biāo)跟蹤，生成目標(biāo)跟蹤結(jié)果；
另一方面，將預(yù)處理后的圖像傳輸至所述壓縮芯片ADV212，控制壓縮芯片ADV212利用所述壓縮參數(shù)完成圖像壓縮，生成壓縮碼流，并控制同步串口芯片將所述壓縮碼流通過無線鏈路回傳至地面接收設(shè)備，以便導(dǎo)引頭實(shí)現(xiàn)人在回路控制和目標(biāo)偵察功能。
[0018]本發(fā)明實(shí)施例提供的應(yīng)用于制導(dǎo)的圖像信息處理方法和裝置，采用FPGA+專用壓縮芯片ADV212的硬件架構(gòu)實(shí)現(xiàn)實(shí)時(shí)壓縮圖像，包括處理模塊，所述處理模塊包括一個(gè)FPGA, 一個(gè)壓縮芯片ADV212和兩個(gè)處理DSP，通過FPGA完成整個(gè)壓縮過程的控制、數(shù)據(jù)處理及壓縮碼流管理，功耗較低，穩(wěn)定性更好，精簡了硬件結(jié)構(gòu)，減少了硬件開銷，實(shí)現(xiàn)了圖像數(shù)據(jù)的實(shí)時(shí)壓縮處理，與現(xiàn)有技術(shù)相比，最大的區(qū)別點(diǎn)在于硬件架構(gòu)設(shè)計(jì)時(shí)充分考慮算法結(jié)構(gòu)，使硬件架構(gòu)更合理，低成本，產(chǎn)品附加值高、可實(shí)現(xiàn)性強(qiáng)、復(fù)合功能好，且可實(shí)現(xiàn)人在回路和自動目標(biāo)識別的圖像信息理，處理能力強(qiáng)大、實(shí)時(shí)性好、成本等良好特點(diǎn)。
【附圖說明】
[0019]所包括的附圖用來提供對本發(fā)明實(shí)施例的進(jìn)一步的理解，其構(gòu)成了說明書的一部分，用于例示本發(fā)明的實(shí)施例，并與文字描述一起來闡釋本發(fā)明的原理。顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0020]圖1為本發(fā)明實(shí)施例提供的應(yīng)用于制導(dǎo)的圖像處理裝置的硬件架構(gòu)圖；
圖2為本發(fā)明實(shí)施例中應(yīng)用于制導(dǎo)的圖像處理裝置與其它裝置連接關(guān)系示意圖；
圖3為本發(fā)明實(shí)施例中圖像壓縮流程示意圖；
圖4為本發(fā)明實(shí)施例中圖像解壓流程示意圖；
圖5為本發(fā)明實(shí)施例中人在回路與ATR相結(jié)合制導(dǎo)方法流程圖。
[0021]
【具體實(shí)施方式】
[0022]下面將結(jié)合附圖對本發(fā)明的具體實(shí)施例進(jìn)行詳細(xì)說明。在下面的描述中，出于解釋而非限制性的目的，闡述了具體細(xì)節(jié)，以幫助全面地理解本發(fā)明。然而，對本領(lǐng)域技術(shù)人員來說顯而易見的是，也可以在脫離了這些具體細(xì)節(jié)的其它實(shí)施例中實(shí)踐本發(fā)明。
[0023]在此需要說明的是，為了避免因不必要的細(xì)節(jié)而模糊了本發(fā)明，在附圖中僅僅示出了與根據(jù)本發(fā)明的方案密切相關(guān)的設(shè)備結(jié)構(gòu)和/或處理步驟，而省略了與本發(fā)明關(guān)系不大的其他細(xì)節(jié)。
[0024]本發(fā)明實(shí)施例提供一種應(yīng)用于制導(dǎo)的圖像處理裝置，可應(yīng)用于偵察和跟蹤目標(biāo)，采用高速數(shù)字信號處理技術(shù)，支持自動目標(biāo)識別(ATR)和人在回路功能，裝置實(shí)時(shí)性好、能夠完成目標(biāo)的自主識別、跟蹤以及適應(yīng)和感知復(fù)雜戰(zhàn)場等復(fù)雜功能，可以完成圖像數(shù)據(jù)接收、與導(dǎo)引頭其它分機(jī)通信、人在回路和自動目標(biāo)識別、目標(biāo)跟蹤等制導(dǎo)功能，在較低成本的情況下，通過合理設(shè)計(jì)信息處理架構(gòu)，采用成熟電路設(shè)計(jì)技術(shù)，使裝置架構(gòu)合理、功耗較低、通過提升綜合處理能力，使裝置的硬件資源得到最大程度利用。
[0025]參加圖1，該裝置包括處理模塊，處理模塊包括一個(gè)FPGA、一個(gè)壓縮芯片ADV212和兩個(gè)處理DSP ；
該裝置與其它裝置連接關(guān)系參加圖2，其中的FPGA用于；
完成對壓縮芯片ADV212的壓縮參數(shù)配置，接收圖像相機(jī)傳輸來的圖像，對接收到的圖像進(jìn)行預(yù)處理，具體的，上電初始化過程中，F(xiàn)PGA中圖像拼接及發(fā)送模塊將此次圖像壓縮的參數(shù)發(fā)送給參數(shù)提取模塊，包括壓縮倍數(shù)、圖像大小、壓縮模式為有損或無損等參數(shù)，參數(shù)配置模塊獲取到最新的信息后，結(jié)合相應(yīng)的先念參數(shù)，完成對壓縮芯片ADV212的配置，配置成功之后向圖像接收模塊置參數(shù)配置成功標(biāo)志，圖像接收模塊檢測到配置成功標(biāo)志后開始等待接收圖像數(shù)據(jù)，當(dāng)接收到圖像數(shù)據(jù)后，經(jīng)過圖像預(yù)處理模塊輸送至ADV212，完成圖像數(shù)據(jù)的壓縮。
[0026]FPGA同時(shí)進(jìn)行以下兩方面處理；
一方面，將預(yù)處理后的圖像分別輸入給每個(gè)處理DSP，一個(gè)處理DSP根據(jù)預(yù)處理后的圖像進(jìn)行目標(biāo)識別，另一個(gè)處理DSP根據(jù)預(yù)處理后的圖像進(jìn)行目標(biāo)跟蹤，生成目標(biāo)跟蹤結(jié)果。I個(gè)DSP用于實(shí)現(xiàn)目標(biāo)跟蹤，I個(gè)DSP用于實(shí)現(xiàn)自動目標(biāo)識別，通過FPGA實(shí)現(xiàn)兩個(gè)DSP的信息交互，從而將識別和跟蹤有效的貫通。
[0027]另一方面，將預(yù)處理后的圖像傳輸至壓縮芯片ADV212，控制壓縮芯片ADV212利用壓縮參數(shù)完成圖像壓縮，生成壓縮碼流，并控制同步串口芯片將壓縮碼流通過無線鏈路回傳至地面接收設(shè)備，以便導(dǎo)引頭實(shí)現(xiàn)人在回路控制和目標(biāo)偵察功能。具體的，上述裝置圖像壓縮流程參加圖3，F(xiàn)PGA中的壓縮碼流讀取模塊檢測到壓縮完成標(biāo)志后，按要求產(chǎn)生相應(yīng)控制時(shí)序，從ADV212中讀取此幅圖像的壓縮碼流，輸送給圖像壓縮碼流管理模塊。將此次壓縮碼流讀取完成后，清除相應(yīng)標(biāo)志，并開始檢測下一次壓縮完成標(biāo)志。壓縮碼流加密后，通過無線數(shù)據(jù)鏈發(fā)送，地面設(shè)備完成對無線數(shù)據(jù)的接收，解密完成后，將碼流數(shù)據(jù)送至地面顯控設(shè)備。
[0028]可選的上述裝置還包括控制模塊，該控制模