一種模塊化實(shí)時圖像處理系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于視頻圖像處理領(lǐng)域，具體涉及一種模塊化實(shí)時圖像處理系統(tǒng)。
【背景技術(shù)】
[0002]實(shí)時紅外圖像處理技術(shù)在目標(biāo)跟蹤、機(jī)器人導(dǎo)航、輔助駕駛、智能交通監(jiān)控中都得到越來越多的應(yīng)用，由于圖像處理的數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高，因此實(shí)時紅外圖像處理系統(tǒng)必須具有強(qiáng)大的運(yùn)算能力。各種高性能DSP(Digital Signal Process,數(shù)字信號處理)不僅可以滿足在運(yùn)算性能方面的需要，而且由于DSP的可編程性，還可以在硬件一級獲得系統(tǒng)設(shè)計(jì)的極大方便；同進(jìn)由于大規(guī)模FPGA (Field — Programmable Gate Array,現(xiàn)場可編程門陣列)的出現(xiàn)，使高速信息處理系統(tǒng)在線動態(tài)可重構(gòu)和小型化、高可靠性成為可能。
[0003]但是，本發(fā)明的發(fā)明人經(jīng)過研究發(fā)現(xiàn)，目前在圖像處理中，DSP和FPGA都是單獨(dú)存在處理，處理速度慢，效果不明顯。

【發(fā)明內(nèi)容】

[0004]針對現(xiàn)有技術(shù)存在的在圖像處理中，DSP和FPGA都是單獨(dú)存在處理，處理速度慢，效果不明顯的技術(shù)問題，本發(fā)明提供一種模塊化實(shí)時圖像處理系統(tǒng)。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0006]一種模塊化實(shí)時圖像處理系統(tǒng)，包括接口板、DSP板和顯示板；所述接口板實(shí)時接收紅外圖像數(shù)據(jù)，并通過所述接口板上的圖像FPGA對接收的圖像數(shù)據(jù)進(jìn)行預(yù)處理，所述DSP板對預(yù)處理后的圖像數(shù)據(jù)進(jìn)行高速處理，所述顯示板對高速處理過的圖像數(shù)據(jù)進(jìn)行顯
/Jn ο
[0007]本發(fā)明提供的模塊化實(shí)時圖像處理系統(tǒng)，是基于所述接口板中的圖像FPGA和DSP板的模塊化實(shí)時圖像處理系統(tǒng)，通過此系統(tǒng)上運(yùn)行實(shí)時紅外圖像的目標(biāo)檢測、智能跟蹤等，實(shí)現(xiàn)了系統(tǒng)動態(tài)的可重構(gòu)、模塊化、可擴(kuò)展，并且實(shí)時性好、計(jì)算效率高、工作穩(wěn)定可靠。
[0008]進(jìn)一步，所述接口板包括圖像數(shù)據(jù)輸入接口、圖像FPGA、雙口 RAM、PC104PLUS接口和DC/DC電源變換模塊；所述DC/DC電源變換模塊為焦平面供電，焦平面產(chǎn)生的紅外圖像數(shù)據(jù)經(jīng)過所述圖像數(shù)據(jù)輸入接口輸入給所述圖像FPGA進(jìn)行接收和時序轉(zhuǎn)換，轉(zhuǎn)換后的圖像數(shù)據(jù)傳給所述雙口 RAM進(jìn)行幀緩存，幀緩存后的圖像數(shù)據(jù)通過所述PC104PLUS接口傳輸?shù)剿鯠SP板上。
[0009]進(jìn)一步，所述圖像輸入接口采用標(biāo)準(zhǔn)SCSI接口。
[0010]進(jìn)一步，所述圖像FPGA還包括對輸入的圖像數(shù)據(jù)進(jìn)行濾波和圖像增強(qiáng)的預(yù)處理。
[0011]進(jìn)一步，所述DSP板包括DSP模塊，與所述DSP模塊輸入端連接的PC104PLUS輸入接口和RS485輸入接口，以及與所述DSP模塊輸出端連接的外存SRAM、FLASH單元、RS485輸出接口、JTAG接口、時鐘單元和PC104PLUS輸出接口。
[0012]進(jìn)一步，所述顯示板包括PC104PLUS輸出接口單元，與所述PC104PLUS輸出接口單元依次連接的緩沖/驅(qū)動電路、VIDEO FPGA單元、VIDEO D/A變換器和PAL制信號單元，以及與所述VIDEO FPGA單元連接的雙端口存儲器。
【附圖說明】
[0013]圖1是本發(fā)明提供的模塊化實(shí)時圖像處理系統(tǒng)結(jié)構(gòu)示意圖。
[0014]圖2是圖1中接口單元的結(jié)構(gòu)示意圖。
[0015]圖3是圖1中DSP單元的結(jié)構(gòu)示意圖。
[0016]圖4是圖1中顯示單元的結(jié)構(gòu)示意圖。
[0017]圖中，1、接口板；11、圖像數(shù)據(jù)輸入接口 ；12、圖像FPGA ;13、雙口 RAM ;14、PC104PLUS 接口 ;15、DC/DC 電源變換模塊；2、DSP 板；21、DSP 模塊；22、PC104PLUS 輸入接口 ；23、RS485 輸入接口 ；24、外存 SRAM ;25、FLASH 單元；26、RS485 輸出接口 ；27、JTAG 接口 ；28、時鐘單元28 ;29、PC104PLUS輸出接口 ；3、顯示板；31、PC104PLUS輸出接口單元；32、緩沖/驅(qū)動電路；33、VIDEO FPGA單元；34、VIDEO D/A變換器；35、PAL制信號單元；36、雙端口存儲器。
【具體實(shí)施方式】
[0018]為了使本發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本發(fā)明。
[0019]請參考圖1所示，一種模塊化實(shí)時圖像處理系統(tǒng)，包括接口板1、DSP板2和顯示板3 ;所述接口板I實(shí)時接收紅外圖像數(shù)據(jù)，并通過所述接口板I上的圖像FPGA對接收的圖像數(shù)據(jù)進(jìn)行預(yù)處理，所述DSP板2對預(yù)處理后的圖像數(shù)據(jù)進(jìn)行高速處理，所述顯示板3對高速處理過的圖像數(shù)據(jù)進(jìn)行顯示。
[0020]本發(fā)明提供的模塊化實(shí)時圖像處理系統(tǒng)，是基于所述接口板中的圖像FPGA和DSP板的模塊化實(shí)時圖像處理系統(tǒng)，通過此系統(tǒng)上運(yùn)行實(shí)時紅外圖像的目標(biāo)檢測、智能跟蹤等，實(shí)現(xiàn)了系統(tǒng)動態(tài)的可重構(gòu)、模塊化、可擴(kuò)展，并且實(shí)時性好、計(jì)算效率高、工作穩(wěn)定可靠。
[0021]作為具體實(shí)施例，請參考圖2所示，所述接口板I包括圖像數(shù)據(jù)輸入接口11、圖像 FPGA (Field — Programmable Gate Array,即現(xiàn)場可編程門陣列)12、雙口RAM(Random-Access Memory,隨機(jī)存取存儲器)13、PC104PLUS 接口 14 和 DC/DC 電源變換模塊15 ;所述DC/DC電源變換模塊15能夠?yàn)榻蛊矫嫣峁??12V的直流電壓，焦平面產(chǎn)生的紅外圖像數(shù)據(jù)經(jīng)過所述圖像數(shù)據(jù)輸入接口 11輸入給所述圖像FPGA12進(jìn)行接收和時序轉(zhuǎn)換，轉(zhuǎn)換后的圖像數(shù)據(jù)傳給所述雙口 RAM13進(jìn)行幀緩存，幀緩存后的圖像數(shù)據(jù)通過所述PC104PLUS接口 14傳輸?shù)剿鯠SP板2上。
[0022]作為具體實(shí)施例，所述圖像輸入接口 11采用標(biāo)準(zhǔn)SCSI接口，由此可以具有數(shù)據(jù)傳輸帶寬大、CPU占用率低，以及熱插拔等優(yōu)點(diǎn)。
[0023]作為優(yōu)選實(shí)施例，所述圖像FPGA12還包括對輸入的圖像數(shù)據(jù)進(jìn)行濾波和圖像增強(qiáng)的預(yù)處理。具體地，所述圖像FPGA12不僅負(fù)責(zé)接收圖像數(shù)據(jù)，而且還完成時序轉(zhuǎn)換的功能，同時當(dāng)所述DSP板2實(shí)現(xiàn)圖像跟蹤算法計(jì)算量不夠時，所述圖像FPGA12也可以完成對輸入圖像的預(yù)處理，如濾波、圖像增強(qiáng)等。
[0024]作為具體實(shí)施例，請參考圖3所示，所述DSP板2包括DSP模塊21，與所述DSP模塊21輸入端連接的PC104PLUS輸入接口 22和RS485輸入接口 23，以及與所述DSP模塊21輸出端連接的外存SRAM (靜態(tài)隨機(jī)存儲器)24、FLASH單元25、RS485輸出接口 26、JTAG接口 27、時鐘單元28和PC104PLUS輸出接口 29。具體地，所述PC104PLUS輸入接口 22接收所述PC104PLUS接口 14傳輸過來的圖像數(shù)據(jù)，所述DSP模塊21對所述PC104PLUS輸入接口 22接收的圖像數(shù)據(jù)進(jìn)行高速處理，所述RS485輸入接口 23實(shí)現(xiàn)命令輸入和顯示數(shù)據(jù)，所述外存SRAM24對源程序進(jìn)行存儲，所述FLASH單元25對圖像數(shù)據(jù)進(jìn)行存儲，所述RS485輸出接口 26實(shí)現(xiàn)跟蹤誤差數(shù)字輸出，所述JTAG接口 27用于進(jìn)行系統(tǒng)調(diào)試連接，所述時鐘單元28為所述DSP模塊21提供系統(tǒng)時鐘，所述PC104PLUS輸出接口 29用于將所述DSP模塊21處理的圖像數(shù)據(jù)輸出至所述顯示板3。
[0025]作為具體實(shí)施例，請參考圖4所示,所述顯示板3包括PC104PLUS輸出接口單元31，與所述PC104PLUS輸出接口單元31依次連接的緩沖/驅(qū)動電路32、VIDEO FPGA單元33、VIDEO D/A變換器34和PAL制信號單元35，以及與所述VIDEO FPGA單元33連接的雙端口存儲器36。具體地，所述PC104PLUS輸出接口單元31接收所述PC104PLUS輸出接口29輸出的圖像數(shù)據(jù)如局部縱向、Link5等數(shù)據(jù)，所述緩沖/驅(qū)動電路32對所述PC104PLUS輸出接口單元31接收的圖像數(shù)據(jù)進(jìn)行緩沖驅(qū)動，所述VIDEO FPGA單元33對緩沖驅(qū)動后的圖像數(shù)據(jù)進(jìn)行視頻采集輸出，所述VIDEO D/A變換器34對采集的視頻圖像進(jìn)行轉(zhuǎn)換，讓要顯示的圖像數(shù)據(jù)由數(shù)字信號變換為模擬信號，所述PAL制信號單元35讓轉(zhuǎn)換后的模擬信號產(chǎn)生PAL制信號輸出，由監(jiān)視器即可看到處理后的圖像顯示效果，所述雙端口存儲器36對需要顯示的圖像進(jìn)行顯示幀緩存。
[0026]以上僅為本發(fā)明的實(shí)施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)，直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理在本發(fā)明的專利保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種模塊化實(shí)時圖像處理系統(tǒng)，其特征在于，包括接口板、DSP板和顯示板；所述接口板實(shí)時接收紅外圖像數(shù)據(jù)，并通過所述接口板上的圖像FPGA對接收的圖像數(shù)據(jù)進(jìn)行預(yù)處理，所述DSP板對預(yù)處理后的圖像數(shù)據(jù)進(jìn)行高速處理，所述顯示板對高速處理過的圖像數(shù)據(jù)進(jìn)行顯示。
2.根據(jù)權(quán)利要求1所述的模塊化實(shí)時圖像處理系統(tǒng)，其特征在于，所述接口板包括圖像數(shù)據(jù)輸入接口、圖像FPGA、雙口 RAM、PC104PLUS接口和DC/DC電源變換模塊；所述DC/DC電源變換模塊為焦平面供電，焦平面產(chǎn)生的紅外圖像數(shù)據(jù)經(jīng)過所述圖像數(shù)據(jù)輸入接口輸入給所述圖像FPGA進(jìn)行接收和時序轉(zhuǎn)換，轉(zhuǎn)換后的圖像數(shù)據(jù)傳給所述雙口 RAM進(jìn)行幀緩存，幀緩存后的圖像數(shù)據(jù)通過所述PC104PLUS接口傳輸?shù)剿鯠SP板上。
3.根據(jù)權(quán)利要求2所述的模塊化實(shí)時圖像處理系統(tǒng)，其特征在于，所述圖像輸入接口采用標(biāo)準(zhǔn)SCSI接口。
4.根據(jù)權(quán)利要求2所述的模塊化實(shí)時圖像處理系統(tǒng)，其特征在于，所述圖像FPGA還包括對輸入的圖像數(shù)據(jù)進(jìn)行濾波和圖像增強(qiáng)的預(yù)處理。
5.根據(jù)權(quán)利要求1所述的模塊化實(shí)時圖像處理系統(tǒng)，其特征在于，所述DSP板包括DSP模塊，與所述DSP模塊輸入端連接的PC104PLUS輸入接口和RS485輸入接口，以及與所述DSP模塊輸出端連接的外存SRAM、FLASH單元、RS485輸出接口、JTAG接口、時鐘單元和PC104PLUS 輸出接口。
6.根據(jù)權(quán)利要求1所述的模塊化實(shí)時圖像處理系統(tǒng)，其特征在于，所述顯示板包括PC104PLUS輸出接口單元，與所述PC104PLUS輸出接口單元依次連接的緩沖/驅(qū)動電路、VIDEO FPGA單元、VIDEO D/A變換器和PAL制信號單元，以及與所述VIDEO FPGA單元連接的雙端口存儲器。
【專利摘要】本發(fā)明提供一種模塊化實(shí)時圖像處理系統(tǒng)，包括接口板、DSP板和顯示板；所述接口板實(shí)時接收紅外圖像數(shù)據(jù)，并通過所述接口板上的圖像FPGA對接收的圖像數(shù)據(jù)進(jìn)行預(yù)處理，所述DSP板對預(yù)處理后的圖像數(shù)據(jù)進(jìn)行高速處理，所述顯示板對高速處理過的圖像數(shù)據(jù)進(jìn)行顯示。本發(fā)明提供的模塊化實(shí)時圖像處理系統(tǒng)，是基于所述接口板中的圖像FPGA和DSP板的模塊化實(shí)時圖像處理系統(tǒng)，通過此系統(tǒng)上運(yùn)行實(shí)時紅外圖像的目標(biāo)檢測、智能跟蹤等，實(shí)現(xiàn)了系統(tǒng)動態(tài)的可重構(gòu)、模塊化、可擴(kuò)展，并且實(shí)時性好、計(jì)算效率高、工作穩(wěn)定可靠。
【IPC分類】H04N5-14, H04N7-18
【公開號】CN104869352
【申請?zhí)枴緾N201410713190
【發(fā)明人】屈景春, 吳軍
【申請人】重慶凱澤科技有限公司
【公開日】2015年8月26日
【申請日】2014年12月1日