網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣的制作方法
【專利說明】
[0001]
技術(shù)領(lǐng)域
本發(fā)明涉及一種網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣。
[0002]
【背景技術(shù)】
目前，國內(nèi)市場上銷售的音視頻矩陣絕大多數(shù)還是傳統(tǒng)的模擬音視頻矩陣，只有少數(shù)幾家具備創(chuàng)新實力的企業(yè)在銷售數(shù)字音頻矩陣設(shè)備或視頻矩陣設(shè)備。而基于網(wǎng)絡(luò)傳輸?shù)囊粢曨l數(shù)字矩陣的研發(fā)國內(nèi)屈指可數(shù)，而國外企業(yè)研發(fā)及銷售的網(wǎng)絡(luò)傳輸?shù)囊粢曨l數(shù)字矩陣價格非常昂貴。隨著計算網(wǎng)絡(luò)、圖像處理和傳輸技術(shù)的快速發(fā)展，基于網(wǎng)絡(luò)傳輸?shù)臄?shù)字音視頻矩陣將是未來的發(fā)展趨勢。而當前要在國內(nèi)的市場環(huán)境中要進行大規(guī)模應(yīng)用的話，必須需要解決其占用資源較大、視頻實時性與連續(xù)性較差、分辨率不高等問題。據(jù)了解，由于國內(nèi)網(wǎng)絡(luò)帶寬問題，導(dǎo)致數(shù)字矩陣無法達到25幀/秒的實時，視頻會出現(xiàn)延遲現(xiàn)象。另一方面，當前數(shù)字系統(tǒng)的清晰度仍無法與模擬系統(tǒng)相比，還有待進一步提高。
[0003]

【發(fā)明內(nèi)容】

本發(fā)明的目的在于針對現(xiàn)有技術(shù)的缺陷和不足，提供一種結(jié)構(gòu)簡單，設(shè)計合理、使用方便的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，它采用全數(shù)字接口技術(shù)，及全數(shù)字化的視頻傳輸，保證了信號在多次傳輸、處理、記錄的過程中，圖片的質(zhì)量不會降低，還能實現(xiàn)分布式存儲和本地控制，又能做到集中的圖像調(diào)用、記錄和統(tǒng)一管理等優(yōu)點。
[0004]為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是:
本發(fā)明所述的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，它包括一殼體，所述殼體內(nèi)上部左側(cè)設(shè)置信號切換矩陣，所述信號切換矩陣一端通過數(shù)據(jù)線與多通道波形模塊相連，該信號切換矩陣另一端與圖像處理單元相連；所述圖像處理單元與設(shè)置在殼體外的顯示裝置通過數(shù)據(jù)線相連；所述多通道波形模塊通過數(shù)據(jù)線分別與水平排列在殼體內(nèi)下部的CVBS模塊、YPBPR模塊、VGA模塊、HDMI模塊、DVI模塊、HD/3G-SDI模塊、Fiber模塊、HDBaseT模塊的內(nèi)端口相連。
[0005]進一步地，所述CVBS模塊、YPBPR模塊、VGA模塊、HDMI模塊、DVI模塊、HD/3G-SDI模塊、Fiber模塊、HDBaseT模塊的外端口分別對應(yīng)設(shè)置有CVBS模塊接口、YPBPR模塊接口、VGA模塊接口、HDMI模塊接口、DVI模塊接口、HD/3G_SDI模塊接口、Fiber模塊接口、HDBaseT模塊接口。
[0006]進一步地，所述多通道波形模塊內(nèi)置控制芯片，該控制芯片采用ADI公司的AD9854 芯片。
[0007]采用上述結(jié)構(gòu)后，本發(fā)明有益效果為:本發(fā)明所述的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，它采用全數(shù)字接口技術(shù)，及全數(shù)字化的視頻傳輸，保證了信號在多次傳輸、處理、記錄的過程中，圖片的質(zhì)量不會降低，還能實現(xiàn)分布式存儲和本地控制，又能做到集中的圖像調(diào)用、記錄和統(tǒng)一管理等優(yōu)點。
[0008]
【附圖說明】
此處所說明的附圖是用來提供對本發(fā)明的進一步理解，構(gòu)成本申請的一部分，但并不構(gòu)成對本發(fā)明的不當限定，在附圖中: 圖1是本發(fā)明的結(jié)構(gòu)示意圖；
附圖標記說明:
1、殼體；2、信號切換矩陣；3、圖像處理單元；4、多通道波形模塊；5、CVBS模塊；6、YPBPR 模塊；7、VGA 模塊；8、HDMI 模塊；9、DVI 模塊;10、HD/3G-SDI 模塊；11、Fiber 模塊；12、HDBaseT 模塊。
[0009]
【具體實施方式】
下面將結(jié)合附圖以及具體實施例來詳細說明本發(fā)明，其中的示意性實施例以及說明僅用來解釋本發(fā)明，但并不作為對本發(fā)明的限定。
[0010]如圖1所示，本發(fā)明所述的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，它包括一殼體1，所述殼體I內(nèi)上部左側(cè)設(shè)置信號切換矩陣2，所述信號切換矩陣2 —端通過數(shù)據(jù)線與多通道波形模塊4相連，該信號切換矩陣2另一端與圖像處理單元3相連；所述圖像處理單元3與設(shè)置在殼體I外的顯示裝置13通過數(shù)據(jù)線相連；所述多通道波形模塊4通過數(shù)據(jù)線分別與水平排列在殼體I內(nèi)下部的CVBS模塊5、YPBPR模塊6、VGA模塊7、HDMI模塊8、DVI模塊9、HD/3G-SDI模塊10、Fiber模塊IUHDBaseT模塊12的內(nèi)端口相連。
[0011 ]所述 CVBS 模塊 5、YPBPR 模塊 6、VGA 模塊 7、HDMI 模塊 8、DVI 模塊 9、HD/3G-SDI模塊10、Fiber模塊11、HDBaseT模塊12的外端口分別對應(yīng)設(shè)置有CVBS模塊接口、YPBPR模塊接口、VGA模塊接口、HDMI模塊接口、DVI模塊接口、HD/3G-SDI模塊接口、Fiber模塊接口、HDBaseT模塊接口。
[0012]所述多通道波形模塊4內(nèi)置控制芯片，該控制芯片采用ADI公司的AD9854芯片。
[0013]本發(fā)明基于成熟的信號切換矩陣與先進的視頻圖像處理技術(shù)，設(shè)計用于高分辨率DV1、HDM1、HDBaseT, Fiber、3G-SDI等數(shù)字傳輸技術(shù)，同時兼容VGA、YPbPr分量、CVBS等模擬信號，實現(xiàn)了各類信號的混合輸入輸出。采用多通道并行矩陣全交叉控制高速數(shù)據(jù)傳輸技術(shù)，每路信號獨享4路專用通道進行傳輸，保證了所有信號圖像的完全實時顯示，信號顯示速度達到60幀/秒。采用全硬件FPGA架構(gòu)，內(nèi)部自建核心運算機制，圖像處理性能優(yōu)異。無內(nèi)嵌操作系統(tǒng)，啟動速度快，沒有工控機式設(shè)備的死機、硬件沖突、藍屏、計算機病毒的困擾。設(shè)備支持對模擬信號的自動調(diào)整，可以完美解決前端信號產(chǎn)生的黑邊以及圖像偏移問題以及非標準分辨率。設(shè)備具有倍頻倍線功能，可對圖像信號進行倍線縮放顯示，對低幀率信號進行倍頻增強顯示，實現(xiàn)對低分辨率、低幀率信號的完美增強。通過倍頻倍線處理，可將不同分辨率的各路信號統(tǒng)一處理輸出相同分辨率的信號，極大程度地提升了畫面的整體質(zhì)量。PC端控制軟件安裝簡便、功能豐富，針對特殊功能需求可進行定制開發(fā)，并可以開放串口代碼，適用于任何第三方中控設(shè)備進行控制。
[0014]本發(fā)明與傳統(tǒng)技術(shù)相比，具有以下優(yōu)點:
I 該矩陣可選擇 CVBS、YPBPR、VGA、HDM1、DV1、HD/3G-SD1、Fiber、HDBaseT 等任意接口形式，實現(xiàn)了各類信號的混合輸入輸?shù)妮斎胼敵觥?br>[0015]2、利用多通道波形模塊，采用多通道并行矩陣全交叉控制高速數(shù)據(jù)傳輸技術(shù)，每路信號獨享4路專用通道進行傳輸，保證了所有信號圖像的完全實時顯示，信號顯示速度達到60幀/秒。
[0016]3、具備倍頻倍線功能，可實現(xiàn)對低分辨率、低幀率信號的完美增強。
[0017]本發(fā)明所述的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，它采用全數(shù)字接口技術(shù)，及全數(shù)字化的視頻傳輸，保證了信號在多次傳輸、處理、記錄的過程中，圖片的質(zhì)量不會降低，還能實現(xiàn)分布式存儲和本地控制，又能做到集中的圖像調(diào)用、記錄和統(tǒng)一管理等優(yōu)點。
[0018]以上所述僅是本發(fā)明的較佳實施方式，故凡依本發(fā)明專利申請范圍所述的構(gòu)造、特征及原理所做的等效變化或修飾，均包括于本發(fā)明專利申請范圍內(nèi)。
【主權(quán)項】
1.網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，其特征在于:它包括一殼體(1)，所述殼體(I)內(nèi)上部左側(cè)設(shè)置信號切換矩陣(2)，所述信號切換矩陣(2)—端通過數(shù)據(jù)線與多通道波形模塊(4)相連，該信號切換矩陣(2)另一端與圖像處理單元(3)相連；所述圖像處理單元(3)與設(shè)置在殼體(I)外的顯示裝置(13)通過數(shù)據(jù)線相連；所述多通道波形模塊(4)通過數(shù)據(jù)線分別與水平排列在殼體(I)內(nèi)下部的CVBS模塊(5)、YPBPR模塊(6)、VGA模塊(7)、HDMI模塊(8)、DVI 模塊(9)、HD/3G-SDI 模塊(10)、Fiber 模塊(11)、HDBaseT 模塊(12)的內(nèi)端口相連。
2.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，其特征在于:所述CVBS模塊(5)、YPBPR 模塊(6)、VGA 模塊(7)、HDMI 模塊(8)、DVI 模塊(9)、HD/3G-SDI 模塊(10),Fiber模塊(11)、HDBaseT模塊(12)的外端口分別對應(yīng)設(shè)置有CVBS模塊接口、YPBPR模塊接口、VGA模塊接口、HDMI模塊接口、DVI模塊接口、HD/3G_SDI模塊接口、Fiber模塊接口、HDBaseT模塊接口。
3.根據(jù)權(quán)利要求1所述的網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，其特征在于:所述多通道波形模塊(4)內(nèi)置控制芯片，該控制芯片采用ADI公司的AD9854芯片。
【專利摘要】本發(fā)明涉及網(wǎng)絡(luò)傳輸用音視頻數(shù)字矩陣，它包括一殼體，所述殼體內(nèi)上部左側(cè)設(shè)置信號切換矩陣，所述信號切換矩陣一端通過數(shù)據(jù)線與多通道波形模塊相連，該信號切換矩陣另一端與圖像處理單元相連；所述圖像處理單元與設(shè)置在殼體外的顯示裝置通過數(shù)據(jù)線相連；所述多通道波形模塊通過數(shù)據(jù)線分別與水平排列在殼體內(nèi)下部的CVBS模塊、YPBPR模塊、VGA模塊、HDMI模塊、DVI模塊、HD/3G-SDI模塊、Fiber模塊、HDBaseT模塊的內(nèi)端口相連；它采用全數(shù)字接口技術(shù)和視頻傳輸，保證了信號在多次傳輸、處理、記錄的過程中的圖片質(zhì)量，還能實現(xiàn)分布式存儲和本地控制，又能做到集中的圖像調(diào)用、記錄和統(tǒng)一管理等優(yōu)點。
【IPC分類】H04N5-268, H04N7-18
【公開號】CN104869329
【申請?zhí)枴緾N201410057645
【發(fā)明人】胡敏, 于麗麗, 李晶, 冷眉, 許愛文, 雍洪剛
【申請人】蘇州朗捷通智能科技有限公司
【公開日】2015年8月26日
【申請日】2014年2月20日