800、1280x800_cvt、1280x768、1280x768_cvt、1280x720、1280x720_cvtl、1280x720_cvt2、1280x720_cvr、1280x720_50、1280x720_30、1024x768、1024x768_cvt、1024x768_cvr、800x600、800x600_cvt、800x600_cvr、720x576、720x480 和1920xl080I_d 等等。
[0074]圖7為本實施例中以720P視頻為例的第一仿真圖；圖7表示復位后連續(xù)產(chǎn)生的幾行視頻數(shù)據(jù)，可以清楚的看到庫中定義的幾個參數(shù)，該參數(shù)為720P視頻標準的參數(shù)。圖8為本實施例中以720P視頻為例的第二仿真圖，圖8為仿真連續(xù)運行三幀后的截圖，該仿真圖放大后，各個同步信號之間的間隔關系完全符合VESA、CEA861和SMPTE標準。
[0075]總之，在本實施例中，在FPGA設計中以庫文件的形式存儲各個視頻分辨率的有關參數(shù)，供FPGA內(nèi)部的其他邏輯模塊調(diào)用，這種通過自定義庫文件的開發(fā)方法實現(xiàn)了多種視頻分辨率時序輸出。本發(fā)明能兼容目前市面上常見的視頻分辨率，支持VESA、CEA861和SMPTE等視頻標準，并且可以實現(xiàn)根據(jù)顯示設備的EDID信息自動輸出最佳分辨率的功能。其具有以下優(yōu)點:第一，靈活的輸出，根據(jù)顯示設備的EDID信息，自適應輸出顯示設備支持的最佳分辨率；第二，標準的分辨率時序，所有產(chǎn)生的分辨率時序都與現(xiàn)有視頻標準格式完全兼容。只要顯示設備是按照標準時序兼容的，都不存在無法點亮顯示設備或者不兼容的問題；第三，用戶可根據(jù)自己的需要手動設置分辨率，所涉及的系統(tǒng)都能穩(wěn)定地響應。
[0076]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【主權項】
1.一種基于FPGA的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，包括命令鍵盤、顯示屏、控制單元、時鐘芯片、驅(qū)動芯片、FPGA和顯示設備；所述控制單元分別與所述命令鍵盤、顯示屏、時鐘芯片、驅(qū)動芯片和FPGA連接，用于通過對所述命令鍵盤和顯示屏的控制從而實現(xiàn)人機交互，利用IIC總線對所述時鐘芯片和驅(qū)動芯片進行配置，通過串口向所述FPGA發(fā)送分辨率信息，控制整個系統(tǒng)；所述顯示屏用于顯示當前分辨率或顯示菜單供使用者選擇相應的分辨率；所述時鐘芯片根據(jù)所述控制單元發(fā)送過來的寄存器配置信息，輸出各種分辨率所需的像素時鐘并發(fā)送到所述FPGA ;所述FPGA根據(jù)所述分辨率信息和像素時鐘產(chǎn)生出視頻時序；所述驅(qū)動芯片將所述FPGA輸出的相應分辨率的同步信號和像素時鐘打包成TMDS信號，驅(qū)動所述顯示設備進行顯示。
2.根據(jù)權利要求1所述的基于FPGA的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，所述串口為UART接口，所述控制單元通過IIC接口分別對所述時鐘芯片和驅(qū)動芯片進行配置。
3.根據(jù)權利要求2所述的基于FPGA的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，所述同步信號包括行同步信號、場同步信號和有效顯示數(shù)據(jù)選通信號，所述驅(qū)動芯片輸出的TMDS信號是標準的HDMI/DVI信號格式。
4.根據(jù)權利要求1至3任意一項所述的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，所述驅(qū)動芯片與所述顯示設備通過HDMI/DVI線纜連接，所述HDMI/DVI線纜有DDC通道，所述驅(qū)動芯片通過IIC協(xié)議讀取所述顯示設備的EDID信息，并將所述EDID信息存儲在其內(nèi)部的RAM 中。
5.根據(jù)權利要求4所述的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，所述FPGA包括參數(shù)調(diào)取模塊和時序產(chǎn)生模塊；所述參數(shù)調(diào)取模塊根據(jù)所述分辨率信息，從庫文件中調(diào)用相應分辨率的各個參數(shù)傳遞給所述時序產(chǎn)生模塊，所述時序產(chǎn)生模塊接根據(jù)相應的參數(shù)產(chǎn)生對應的時序。
6.根據(jù)權利要求5所述的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，所述控制單元包括主控MCU和輸出板MCU ;所述主控MCU分別與所述命令鍵盤和顯示屏連接，用于通過對所述命令鍵盤和顯示屏的控制實現(xiàn)人機交互，控制整個系統(tǒng)；所述輸出板MCU分別與所述主控MCU、時鐘芯片、驅(qū)動芯片和FPGA連接，用于利用IIC總線對所述時鐘芯片和驅(qū)動芯片進行配置，通過串口向所述FPGA發(fā)送分辨率信息，控制整個輸出系統(tǒng)。
7.根據(jù)權利要求6所述的多格式視頻序列產(chǎn)生系統(tǒng)，其特征在于，所述命令鍵盤自帶鍵盤驅(qū)動芯片，所述顯示屏為自帶字庫型LCD顯示屏，所述分辨率信息為八位二進制數(shù)據(jù)。
8.一種基于FPGA的多格式視頻序列產(chǎn)生方法，其特征在于，包括如下步驟: A)判斷是自動輸出顯示設備支持的最佳分辨率還是根據(jù)用戶選擇輸出相應分辨率，如是自動輸出顯示設備支持的最佳分辨率，則執(zhí)行步驟B);否則，執(zhí)行步驟F); B)當驅(qū)動芯片連接顯示設備后，所述驅(qū)動芯片通過HDMI/DVI線纜的DDC通道，自動讀取所述顯示設備的EDID信息，并將其存儲在所述驅(qū)動芯片內(nèi)部的RAM中； C)輸出板MCU通過IIC接口訪問所述驅(qū)動芯片的RAM，獲取所述顯示設備的EDID并對其進行分析，得到所述顯示設備的最佳分辨率； D)所述輸出板MCU根據(jù)視頻標準的規(guī)定，以及對應所述顯示設備的最佳分辨率，通過IIC接口配置時鐘芯片，使其輸出所述最佳分辨率對應的像素時鐘，同時通過UART接口向FPGA發(fā)送分辨率信息； E)所述FPGA在系統(tǒng)時鐘作用下，接收從所述UART接口發(fā)送過來的分辨率信息后，從與*.bit文件一起下載到FPGA的RAM中的庫文件中選擇相應的分辨率參數(shù)，并根據(jù)所述時鐘芯片輸入給所述FPGA的像素時鐘，產(chǎn)生出相應的分辨率的同步信號，同時輸出所述像素時鐘； F)進入根據(jù)用戶選擇輸出相應分辨率的流程。
9.根據(jù)權利要求8所述的基于FPGA的多格式視頻序列產(chǎn)生方法，其特征在于，所述步驟F)進一步包括: Fl)在菜單中選擇分辨率設置，用戶選擇一種需要輸出的分辨率，并選擇要設置的輸出板卡，按下Enter鍵； F2)主控MCU或輸出板MCU通過IIC接口查詢鍵盤驅(qū)動芯片的相應寄存器后，得知選擇的分辨率以及設置的輸出板卡信息； F3)所述主控MCU通過CAN總線將鍵盤輸入命令發(fā)送到輸出板MCU，經(jīng)所述輸出板MCU解析后選擇一種配置，并通過IIC接口配置所述時鐘芯片，同時通過UART接口向所述FPGA發(fā)送相應的分辨率信息；或者所述輸出板MCU檢測到鍵盤輸入命令后，直接選擇相應的時鐘頻率配置，通過IIC接口配置時鐘芯片，同時通過UART接口向所述FPGA發(fā)送分辨率信息，返回步驟E)。
10.根據(jù)權利要求8所述的基于FPGA的多格式視頻序列產(chǎn)生方法，其特征在于，所述視頻標準包括VESA標準、CEA861標準和SMPTE標準。
【專利摘要】本發(fā)明提出了一種基于FPGA的多格式視頻序列產(chǎn)生系統(tǒng)及方法，系統(tǒng)包括命令鍵盤、顯示屏、控制單元、時鐘芯片、驅(qū)動芯片、FPGA和顯示設備；控制單元與命令鍵盤、顯示屏、時鐘芯片、驅(qū)動芯片和FPGA連接，用于人機交互，對時鐘芯片和驅(qū)動芯片進行配置，向FPGA發(fā)送分辨率信息，控制整個系統(tǒng)；顯示屏顯示當前分辨率或菜單供選擇相應的分辨率；時鐘芯片根據(jù)控制單元發(fā)送的寄存器配置信息，輸出各種分辨率所需的像素時鐘并發(fā)送到FPGA；FPGA產(chǎn)生出視頻時序；驅(qū)動芯片將FPGA輸出信號打包成TMDS信號，驅(qū)動顯示設備顯示。實施本發(fā)明的基于FPGA的多格式視頻序列產(chǎn)生系統(tǒng)及方法，具有以下有益效果：成本較低、通用性較強。
【IPC分類】H04N7-01
【公開號】CN104822040
【申請?zhí)枴緾N201510209734
【發(fā)明人】李學瑞, 辛有安, 易武, 李鵬
【申請人】深圳市載德光電技術開發(fā)有限公司
【公開日】2015年8月5日
【申請日】2015年4月28日