一種應(yīng)用于水下成像聲納的信號(hào)處理系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于用于水下手持式成像聲納的信號(hào)處理領(lǐng)域，具體涉及一種應(yīng)用于水下成像聲納的信號(hào)處理系統(tǒng)。
【背景技術(shù)】
[0002]水下手持式成像聲納是一種小型便攜式聲納，它的原理主要是靠發(fā)射聲波，然后接收接觸到目標(biāo)后反射回來的聲波，同時(shí)進(jìn)行信號(hào)處理和計(jì)算，最終得到目標(biāo)的二維圖像。
[0003]而信號(hào)處理系統(tǒng)是水下手持式成像聲納的關(guān)鍵技術(shù)，它主要通過對前端換能器接收到的信號(hào)進(jìn)行相應(yīng)處理，最終形成視頻信號(hào)送至顯示終端進(jìn)行顯示，它是整個(gè)聲納信號(hào)處理和控制的中心。
[0004]傳統(tǒng)上的水下成像設(shè)備主要有兩類:一類是光學(xué)成像設(shè)備；另一類是單波束或多波束的聲學(xué)成像設(shè)備。其中光學(xué)成像設(shè)備的局限性是作用距離近和成像范圍小，在水質(zhì)較為混濁水域其局限性更加的突出。而單波束或多波束成像設(shè)備由于是基于對接收到的聲回波信號(hào)作簡單的幅度積累，因此無論在方位向還是距離向上這種設(shè)備的成像分辨率都比較低，圖像清晰度較差，不利于水下對清晰度和分辨率要求較高的成像，例如水下考古，水下探測等任務(wù)就無法使用這種設(shè)備。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，為克服上述問題，本發(fā)明提供了一種應(yīng)用于水下成像聲納的信號(hào)處理系統(tǒng)。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種應(yīng)用于水下成像聲納的信號(hào)處理系統(tǒng)，所述系統(tǒng)包含:數(shù)據(jù)采集模塊，用于將目標(biāo)反射的多路水聲信號(hào)進(jìn)行實(shí)時(shí)采樣；數(shù)據(jù)處理模塊，用于采用水聲陣列信號(hào)處理方法和二維可視化處理方法將采樣信號(hào)進(jìn)行處理形成原始圖像，然后采用視頻編碼方法對原始圖像進(jìn)行編碼形成視頻信號(hào)；以及顯控模塊，將視頻信號(hào)送入顯示模塊進(jìn)行顯示。
[0007]上述系統(tǒng)還包含:供電系統(tǒng)，用于為各功能模塊供電。
[0008]上述數(shù)據(jù)采集模塊進(jìn)一步包含:
[0009]前置預(yù)處理單元，用于對目標(biāo)回波水聲信號(hào)進(jìn)行放大濾波處理，得到若干路預(yù)處理信號(hào)；
[0010]多路選擇開關(guān)，用于接通若干路預(yù)處理信號(hào)中的一路，將接通的信號(hào)輸入欠采樣單元；
[0011]欠采樣單元，用于以二十分之一于信號(hào)頻率的采樣速度對輸入信號(hào)進(jìn)行欠采樣及模數(shù)轉(zhuǎn)換；
[0012]緩存和傳輸模塊，用于緩存欠采樣得到的數(shù)據(jù)；其中，采用現(xiàn)場可編程門陣列FPGA內(nèi)的雙口 RAM進(jìn)行緩存，且緩存時(shí)將雙口 RAM分為兩塊，兩塊RAM以乒乓方式工作。
[0013]上述數(shù)據(jù)處理模塊進(jìn)一步包含:
[0014]接收模塊，用于接收并存儲(chǔ)數(shù)據(jù)采集模塊采集的信號(hào)；
[0015]處理模塊，用于計(jì)算采集信號(hào)的每個(gè)波束的輸出結(jié)果，具體處理策略為:對于每一個(gè)波束，利用40路I通道數(shù)據(jù)和Q通道數(shù)據(jù)與對應(yīng)余弦延時(shí)表和正弦延時(shí)表分別做復(fù)數(shù)相乘，然后將兩個(gè)復(fù)數(shù)相乘的結(jié)果求和，再對求和結(jié)果取平方和，得到一個(gè)波束的輸出結(jié)果，并將波束輸出結(jié)果存儲(chǔ)于輸出數(shù)據(jù)池，重復(fù)若干次上述波束形成策略，得到各路波束輸出結(jié)果;
[0016]波束輸出模塊，用于將處理模塊得到的各路波束信號(hào)編碼后輸入顯示模塊進(jìn)行顯示；
[0017]其中，所述波束輸出模塊通過視頻端口與視頻編碼器相連。
[0018]上述處理模塊和波束輸出模塊之間還包含:
[0019]灰度變換和調(diào)色板配置模塊，用于將處理模塊得到的各路波束信號(hào)進(jìn)行灰度變換和調(diào)色板配置以生產(chǎn)RGB數(shù)據(jù)，再將生成的RGB數(shù)據(jù)存入先入先出緩存中。
[0020]上述視頻端口通過基于FPGA的數(shù)據(jù)及控制模塊與視頻編碼器相連；
[0021 ] 所述基于FPGA的數(shù)據(jù)及控制模塊，用于實(shí)現(xiàn)視頻端口與視頻編碼器之間的數(shù)據(jù)和控制信號(hào)的時(shí)序配合并實(shí)現(xiàn)視頻圖像疊加OSD視頻顯示功能。
[0022]上述基于FPGA的數(shù)據(jù)及控制模塊進(jìn)一步包含:
[0023]數(shù)據(jù)濾波緩沖模塊，用于接收來自信號(hào)處理器DM642的原始視頻數(shù)據(jù)，利用多級(jí)觸發(fā)器對數(shù)據(jù)進(jìn)行緩沖以濾除數(shù)據(jù)中存在的干擾，并將處理過的數(shù)據(jù)存入緩存區(qū)以待數(shù)據(jù)雙沿化處理模塊讀取；
[0024]時(shí)鐘及控制信號(hào)濾波模塊，用于接收來自信號(hào)處理器DM642的視頻發(fā)送時(shí)鐘及控制信號(hào)利用多級(jí)觸發(fā)器以及計(jì)數(shù)器對時(shí)鐘及控制信號(hào)進(jìn)行緩沖并濾除其中存在的干擾，以供數(shù)據(jù)雙沿化處理模塊使用，并輸出至視頻編碼芯片；
[0025]數(shù)據(jù)雙沿化處理模塊，用于接收來自數(shù)據(jù)濾波緩沖模塊的數(shù)據(jù)和時(shí)鐘及控制信號(hào)濾波模塊的時(shí)鐘和控制信號(hào)，并在時(shí)鐘的上升沿和下降沿將數(shù)據(jù)的高八位和低八位分別放出，送至數(shù)據(jù)輸出緩沖模塊；
[0026]視頻圖像疊加OSD模塊，用于將事先預(yù)制好的存儲(chǔ)在緩存內(nèi)的圖像疊加到實(shí)時(shí)處理形成的圖像上去；
[0027]數(shù)據(jù)輸出緩沖模塊，用于將來自數(shù)據(jù)雙沿化處理模塊和視頻圖像疊加OSD模塊的視頻數(shù)據(jù)進(jìn)行緩存并配合時(shí)鐘及控制信號(hào)濾波模塊中的時(shí)鐘進(jìn)行輸出。
[0028]綜上所述，本發(fā)明針對上述傳統(tǒng)水下光學(xué)成像設(shè)備作用范圍小，傳統(tǒng)單波束或多波束成像設(shè)備分辨率低的問題，設(shè)計(jì)了一種應(yīng)用于水下成像聲納中的信號(hào)采集和處理系統(tǒng)，不采用光學(xué)原理，也不是采用隊(duì)聲信號(hào)的簡單幅度積累，克服了作用范圍小和分辨率低的問題。本發(fā)明采用水聲陣列信號(hào)處理的方法和高速視頻信號(hào)處理的方法對水下目標(biāo)進(jìn)行高分辨率實(shí)時(shí)成像。
[0029]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)優(yōu)勢在于:
[0030]本發(fā)明克服了現(xiàn)有技術(shù)的光學(xué)成像設(shè)備作用距離近的問題的同時(shí)也克服了普通單波束或多波束聲學(xué)成像設(shè)備分辨率低和清晰度差的問題，實(shí)現(xiàn)了水下高速實(shí)時(shí)高分辨率成像。總之本發(fā)明可以對成像聲納的換能器信號(hào)進(jìn)行相應(yīng)處理，最終將視頻信號(hào)傳送至顯示器終端，而手持式成像聲納則可以用于潛水員探測水下靜止和運(yùn)動(dòng)目標(biāo)，完成目標(biāo)在水下環(huán)境和漁業(yè)資源等的監(jiān)測，也可用于水下安全保障。
【附圖說明】
[0031]圖1是水下成像聲納/[目號(hào)處理系統(tǒng)不意圖；
[0032]圖2是本發(fā)明中水下成像聲納信號(hào)處理系統(tǒng)硬件實(shí)現(xiàn)框圖
[0033]圖3是本發(fā)明中數(shù)據(jù)采集模塊FPGA內(nèi)部功能子模塊關(guān)系圖；
[0034]圖4是本發(fā)明數(shù)據(jù)采集模塊與核心處理器間關(guān)系框圖；
[0035]圖5是本發(fā)明信號(hào)處理器內(nèi)部各功能模塊原理框圖；
[0036]圖6是本發(fā)明信號(hào)處理FPGA內(nèi)部功能子模塊關(guān)系圖；
[0037]圖7是本發(fā)明中人機(jī)交互控制界面功能實(shí)現(xiàn)邏輯圖。
【具體實(shí)施方式】
[0038]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)的說明。
[0039]本
【發(fā)明內(nèi)容】
將系統(tǒng)的闡述水下成像聲納高速信號(hào)處理系統(tǒng)的系統(tǒng)結(jié)構(gòu)和設(shè)計(jì)原理。本發(fā)明的系統(tǒng)結(jié)構(gòu)如圖1所示，主要包括以下幾個(gè)部分:數(shù)據(jù)采集模塊、數(shù)據(jù)處理模塊以及顯控模塊。本發(fā)明使用了高速欠采樣技術(shù)對多路水聲信號(hào)進(jìn)行實(shí)時(shí)采樣，之后對采樣信號(hào)采用高速視頻數(shù)據(jù)傳輸技術(shù)將其送入基于FPGA的主處理器，在FPGA的主處理器中采用水聲陣列信號(hào)處理方法和二維可視化技術(shù)形成原始圖像，然后采用高速視頻編解碼技術(shù)形成視頻信號(hào)，最后送至顯示終端。本發(fā)明中硬件結(jié)構(gòu)詳細(xì)組成是:核心處理器DSP ;可編程邏輯器件FPGA ;視頻編碼器；網(wǎng)絡(luò)物理層芯片；存儲(chǔ)器；供電系統(tǒng)；復(fù)位電路等部分組成。硬件系統(tǒng)結(jié)構(gòu)框圖如圖2。
[0040]其中，數(shù)據(jù)采集模塊包含:接收機(jī)、A/D轉(zhuǎn)換采集模塊和現(xiàn)場可編程門陣列FPGA ；數(shù)據(jù)處理模塊包含:現(xiàn)場可編程門陣列FPGA、存儲(chǔ)器以及多媒體處理器DM642組成；所述顯控模塊包含:現(xiàn)場可編程門陣列FPGA和視頻編碼器組成。
[0041]上述各個(gè)模塊的細(xì)節(jié)闡述如下:
[0042]數(shù)據(jù)采集模塊主要作用是對接收機(jī)傳輸?shù)叫盘?hào)處理系統(tǒng)的模擬信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換，也就是將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，為接下來的數(shù)字信號(hào)處理做準(zhǔn)備，模數(shù)轉(zhuǎn)換由兩步組成:采樣和量化。采樣就是對連續(xù)的模擬信號(hào)以一定的頻率抽取其樣點(diǎn)，量化就是把上一步抽取的樣點(diǎn)以一定的規(guī)則量化成數(shù)字量。本發(fā)明的AD轉(zhuǎn)換模塊突破傳統(tǒng)的設(shè)計(jì)方法采用由多路選擇模擬開關(guān)控制由一片AD轉(zhuǎn)換器完成40路模擬信號(hào)的正交順序欠采樣及數(shù)據(jù)緩存和高速傳輸。本模塊使用現(xiàn)場可編程門陣列FPGA進(jìn)行多路選擇開關(guān)的控制、AD轉(zhuǎn)換器的時(shí)序控制以及采樣數(shù)據(jù)的緩存，其內(nèi)部功能子模塊關(guān)系如圖3所示。
[0043]數(shù)據(jù)處理模塊負(fù)責(zé)對來自采集模塊的數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，產(chǎn)生視頻源信號(hào)，并產(chǎn)生輸出的以太網(wǎng)源信號(hào)，并且具備實(shí)時(shí)在線仿真調(diào)試功能。所述數(shù)據(jù)處理模塊的工作過程如下:
[0044]首先，在數(shù)據(jù)處理模塊中首先要完成對采集模塊數(shù)據(jù)的輸入過程，采用處理器的Video Port2(VP2)作為數(shù)據(jù)輸入端，設(shè)置Video Capture Mode 為 16-bit Raw Data CaptureMode，在此模式下，輸入數(shù)據(jù)率可以達(dá)到80MBps以上。采集數(shù)據(jù)存入單通道5120BytesFIFO,當(dāng)一幀的40 X 2路I/Q通道數(shù)據(jù)采集完畢后，再通過EDMA方式傳送到DSP片內(nèi)內(nèi)存地址(I/Q數(shù)據(jù)池)。