基于fpga的視頻圖像切換系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及視頻信號切換技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的視頻圖像切換系統(tǒng)。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)的視頻切換一般是通過專用芯片實(shí)現(xiàn)的，圖像切換過程中會出現(xiàn)卡幀，即有明顯的停頓感，不是無縫切換，而且使用需要支付不菲的軟件版權(quán)費(fèi)用或者許可費(fèi)用，而且整合使用的開發(fā)實(shí)現(xiàn)過程復(fù)雜，成本高，會使設(shè)計(jì)變得復(fù)雜，從而影響系統(tǒng)穩(wěn)定性，不便于在多種產(chǎn)品中統(tǒng)一使用，影響產(chǎn)品設(shè)計(jì)的一致性。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問題是，提出一種基于FPGA的視頻圖像切換系統(tǒng)，提高視頻切換速度。本發(fā)明是這樣實(shí)現(xiàn)的:
[0004]一種基于FPGA的視頻圖像切換系統(tǒng)，包括FPGA芯片及與其連接的DDR3存儲器；
[0005]所述FPGA芯片用于接收第一路視頻數(shù)據(jù)流，并通過其內(nèi)部緩存將所述第一路視頻數(shù)據(jù)流按幀順序?qū)懭胨鯠DR3存儲器；以及通過所述內(nèi)部緩存從所述DDR3存儲器中按幀順序讀取所述第一路視頻數(shù)據(jù)流并將其輸出；
[0006]所述FPGA芯片還用于接收第二路視頻數(shù)據(jù)流，并通過所述內(nèi)部緩存將所述第二路視頻數(shù)據(jù)流按幀順序?qū)懭胨鯠DR3存儲器；
[0007]當(dāng)需要將輸出由第一路視頻切換至第二路視頻時(shí)，所述FPGA芯片在從所述DDR3存儲器中讀取完所述第一路視頻數(shù)據(jù)流的完整一幀圖像數(shù)據(jù)后，通過所述內(nèi)部緩存按幀順序讀取所述第二路視頻數(shù)據(jù)流并將其輸出。
[0008]進(jìn)一步地，所述DDR3存儲器包括若干第一存儲區(qū)及第二存儲區(qū)，所述FPGA芯片包括若干第一 FIFO緩存模塊及第二 FIFO緩存模塊；第一 FIFO緩存模塊與第一存儲區(qū)數(shù)量相等且一一對應(yīng)，第二 FIFO緩存模塊與第二存儲區(qū)數(shù)量相等且一一對應(yīng)；
[0009]所述FPGA芯片用于依次通過各第一 FIFO緩存模塊將所述第一路視頻數(shù)據(jù)流按幀順序?qū)懭雽?yīng)的第一存儲區(qū)；以及依次通過各第一 FIFO緩存模塊從對應(yīng)的第一存儲區(qū)按幀順序讀取所述第一路視頻數(shù)據(jù)流并將其輸出；
[0010]所述FPGA芯片還用于依次通過各第二 FIFO緩存模塊將所述第二路視頻數(shù)據(jù)流按幀順序?qū)懭雽?yīng)的第二存儲區(qū)；
[0011]當(dāng)需要將輸出由第一路視頻切換至第二路視頻時(shí)，所述FPGA芯片在讀取完所述第一路視頻數(shù)據(jù)流的完整一幀圖像數(shù)據(jù)后，依次通過各第二 FIFO緩存模塊從對應(yīng)的第二存儲區(qū)按幀順序讀取所述第二路視頻數(shù)據(jù)流并將其輸出。
[0012]進(jìn)一步地，所述FPGA芯片還包括位寬變換模塊、路由模塊及FIFO緩存選擇模塊；所述路由模塊具有一路輸入通道、若干第一輸出通道及第二輸出通道；第一輸出通道與第一FIFO緩存模塊數(shù)量相等且一一對應(yīng)；第二輸出通道與第二 FIFO緩存模塊數(shù)量相等且——對應(yīng)；
[0013]所述位寬變換模塊用于在向所述DDR3存儲器寫入視頻數(shù)據(jù)流時(shí)，將接收到的視頻數(shù)據(jù)流的位寬轉(zhuǎn)換為與所述DDR3存儲器規(guī)格相適應(yīng)的位寬；
[0014]所述路由模塊用于在向所述DDR3存儲器寫入視頻數(shù)據(jù)流時(shí)，通過所述輸入通道從所述位寬變換模塊接收所述第一路視頻數(shù)據(jù)流，并依次通過各第一輸出通道將所述第一路視頻數(shù)據(jù)流按幀順序發(fā)送到對應(yīng)的第一 FIFO緩存模塊；以及通過所述輸入通道從所述位寬變換模塊接收所述第二路視頻數(shù)據(jù)流，并依次通過各第二輸出通道將所述第二路視頻數(shù)據(jù)流按幀順序發(fā)送到對應(yīng)的第二 FIFO緩存模塊；
[0015]所述FIFO緩存選擇模塊用于在向所述DDR3存儲器寫入視頻數(shù)據(jù)流時(shí)，當(dāng)某第一FIFO緩存模塊滿時(shí)，將該第一 FIFO緩存模塊中的第一路視頻數(shù)據(jù)流寫入所述DDR3存儲器中與該第一 FIFO緩存模塊對應(yīng)的第一存儲區(qū)中；以及當(dāng)某第二 FIFO緩存模塊滿時(shí)，將該第二FIFO緩存模塊中的第二路視頻數(shù)據(jù)流寫入所述DDR3存儲器中與該第二 FIFO緩存模塊對應(yīng)的第二存儲區(qū)中；
[0016]所述路由模塊還用于在從所述DDR3存儲器讀取視頻數(shù)據(jù)流時(shí)，通過所述輸入通道從所述DDR3存儲器接收所述第一路視頻數(shù)據(jù)流，并依次通過各第一輸出通道將所述第一路視頻數(shù)據(jù)流按幀順序發(fā)送到對應(yīng)的第一 FIFO緩存模塊；以及通過所述輸入通道從所述DDR3存儲器接收所述第二路視頻數(shù)據(jù)流，并依次通過各第二輸出通道將所述第二路視頻數(shù)據(jù)流按幀順序發(fā)送到對應(yīng)的第二 FIFO緩存模塊；
[0017]所述FIFO緩存選擇模塊還用于在從所述DDR3存儲器讀取視頻數(shù)據(jù)流時(shí)，當(dāng)某第一FIFO緩存模塊滿時(shí)，將該第一 FIFO緩存模塊中的第一路視頻數(shù)據(jù)流發(fā)送到所述位寬變換模塊；以及當(dāng)某第二 FIFO緩存模塊滿時(shí)，將該第二 FIFO緩存模塊中的第二路視頻數(shù)據(jù)流發(fā)送到所述位寬變換模塊；
[0018]所述位寬變換模塊還用于在從所述DDR3存儲器中讀取視頻數(shù)據(jù)流時(shí)，將從所述FIFO緩存選擇模塊接收到的視頻數(shù)據(jù)流的位寬轉(zhuǎn)換為原始位寬。
[0019]進(jìn)一步地，所述DDR3存儲器具有8個(gè)存儲區(qū)，所述8個(gè)存儲區(qū)中包括4個(gè)第一存儲區(qū)及4個(gè)第二存儲區(qū)；所述FPGA芯片包括8個(gè)FIFO緩存模塊，所述8個(gè)FIFO緩存模塊中包括4個(gè)第一 FIFO緩存模塊及4個(gè)第二 FIFO緩存模塊。
[0020]與現(xiàn)有技術(shù)相比，本發(fā)明采用FPGA芯片通過其內(nèi)部緩存將兩路視頻數(shù)據(jù)流按幀順序存儲在DDR3存儲器中，并通過其內(nèi)部緩存從中讀取一路視頻數(shù)據(jù)流用于輸出。當(dāng)需要將輸出由第一路視頻切換至第二路視頻時(shí)，F(xiàn)PGA芯片在從DDR3存儲器中讀取完第一路視頻數(shù)據(jù)流的完整一幀圖像數(shù)據(jù)后，通過其內(nèi)部緩存按幀順序讀取第二路視頻數(shù)據(jù)流并將其輸出。通過在FPGA芯片的內(nèi)部緩存與DDR3存儲器之間循環(huán)讀寫操作，擺脫了內(nèi)存運(yùn)行周期要求的限制，從而實(shí)現(xiàn)了圖像的無縫切換，消除了視頻圖像切換時(shí)的視覺停頓感，提升了用戶體驗(yàn)。
【附圖說明】
[0021]圖1:本發(fā)明基于FPGA的視頻圖像切換系統(tǒng)組成及工作原理示意圖；
[0022]圖2:上述視頻圖像切換系統(tǒng)中視頻數(shù)據(jù)流存取走向示意圖。
【具體實(shí)施方式】
[0023]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。
[0024]本發(fā)明基于FPGA和DDR3存儲技術(shù)，利用DDR3高速的數(shù)據(jù)存取能力，使用FPGA內(nèi)部的DDR3控制器，優(yōu)化存取訪問地址，提高DDR3存儲器2的訪問效率，從而大大縮短圖像切換所需的時(shí)間。
[0025]如圖1所示，本發(fā)明基于FPGA的視頻圖像切換系統(tǒng)包括FPGA芯片I及與其連接的DDR3存儲器2。其輸出視頻的基本過程為，F(xiàn)PGA芯片I從外部接收視頻數(shù)據(jù)流，并通過其內(nèi)部緩存將接收到的視頻數(shù)據(jù)流按幀順序?qū)懭隓DR3存儲器2。將視頻數(shù)據(jù)流寫入DDR3存儲器2是用于緩存視頻數(shù)據(jù)流，在輸出視頻時(shí)，F(xiàn)PGA芯片I再通過其內(nèi)部緩存從DDR3存儲器2按幀順序讀取視頻數(shù)據(jù)流，并將其輸出。
[0026]本發(fā)明涉及視頻切換，即將輸出由一路視頻切換到另一路視頻，因此涉及到兩路視頻數(shù)據(jù)流，為便于描述，將該兩路視頻數(shù)據(jù)流分別定義為第一路視頻數(shù)據(jù)流及第二路視頻數(shù)據(jù)流?；趦陕芬曨l數(shù)據(jù)流，該視頻圖像切換系統(tǒng)切換視頻的基本原理說明如下:
[0027]FPGA芯片I接收第一路視頻數(shù)據(jù)流，并通過其內(nèi)部緩存將第一路視頻數(shù)據(jù)流按幀順序?qū)懭隓DR3存儲器2，輸出第一路視頻時(shí)，F(xiàn)PGA芯片I再通過其內(nèi)部緩存從DDR3存儲器2中按幀順序讀取第一路視頻數(shù)據(jù)流并將其輸出。當(dāng)有第二路視頻數(shù)據(jù)流切換過來時(shí)，F(xiàn)PGA芯片I還接收第二路視頻數(shù)據(jù)流，并通過其內(nèi)部緩存將第二路視頻數(shù)據(jù)流也按幀順序?qū)懭隓DR3存儲器2。當(dāng)需要將輸出由第一路視頻切換至第二路視頻時(shí)，F(xiàn)PGA芯片I在從DDR3存儲器2中讀取完第一路視頻數(shù)據(jù)流的完整一幀圖像數(shù)據(jù)后，繼續(xù)通過其內(nèi)部緩存按幀順序讀取第二路視頻數(shù)據(jù)流并將其輸出。通過在FPGA芯片I的內(nèi)部緩存與DDR3存儲器2之間循環(huán)讀寫操作，擺脫了內(nèi)存運(yùn)行周期要求的限制，從而實(shí)現(xiàn)了圖像的無縫切換，消除了視頻圖像切換時(shí)的視覺停頓感，提升了用戶體驗(yàn)。
[0028]如圖2所示，DDR3存儲器2包括若干存儲區(qū)，在本發(fā)明中，由于DDR3存儲器2既要存儲第一路視頻數(shù)據(jù)流，還要存儲第二路視頻數(shù)據(jù)流，為保證兩路視頻數(shù)據(jù)流不受干擾、獨(dú)立存取，本發(fā)明將DDR3存儲器2中的一部分存儲區(qū)定義為第一存儲區(qū)201，專用于存儲第一路視頻數(shù)據(jù)流，將其余部分存儲區(qū)定義為第二存儲區(qū)202，專用于存儲第二路視頻數(shù)據(jù)流。與此對應(yīng)地，F(xiàn)PGA芯片I的內(nèi)部緩存中也包括若干FIFO(First Input First Output,先進(jìn)先出)緩存模塊，將其中一部分FIFO緩存模塊定義為第一 FIFO緩存模塊103，將其余部分FIFO緩存模塊定義為第二 FIFO緩存模塊104，第一 FIFO緩存模塊103與第一存儲區(qū)201數(shù)量相等且一一對應(yīng)，同時(shí)，第二 FIFO緩存模塊104與第二存儲區(qū)202數(shù)量相等且一一對應(yīng)。這里對應(yīng)的意思是指，任何一個(gè)第一 FIFO緩存模塊103中緩存的視頻數(shù)據(jù)流只能寫入與該第一 FIFO緩存模塊103對應(yīng)的第一存儲區(qū)201，任何一個(gè)第二 FIFO緩存模塊104中緩存的視頻數(shù)據(jù)流只能寫入與該第二 FIFO緩存模塊104對應(yīng)的第二存儲區(qū)202。
[0029]接收視頻數(shù)據(jù)流時(shí)，F(xiàn)PGA芯片I依次通過各第一 FIFO緩存模塊103將第一路視頻數(shù)據(jù)流按幀順序?qū)懭雽?yīng)的第一存儲區(qū)201 ;輸出視頻數(shù)據(jù)流時(shí)，F(xiàn)PGA芯片I依次通過各第一 FIFO緩存模塊103從對應(yīng)的第一存儲區(qū)201按幀順序讀取第一路視頻數(shù)據(jù)流并將其輸出；
[0030]當(dāng)有第二路視頻數(shù)據(jù)流切換過來時(shí)，F(xiàn)PGA芯片I還依次通過各第二 FIFO緩存模塊104將第二路視頻數(shù)據(jù)流按幀順序?qū)懭雽?yīng)的第二存儲區(qū)202 ；
[0031]當(dāng)需要將輸出由第一路視頻切換至第二路視頻時(shí)，F(xiàn)PGA芯片I在讀取完第一路視頻數(shù)據(jù)流的完整一幀圖像數(shù)據(jù)后，依次通過各第二 FIFO緩存模塊104從對應(yīng)的第二存儲區(qū)202按幀順序讀取第二路視頻數(shù)據(jù)流并將其輸出。
[0032]FPGA芯片I還包括位寬變換模塊101、路由模塊102及第二 FIFO緩存模塊104。其中，路由模塊102具有一路輸入通道、若干第一輸出通道及第二輸出通道，第一輸出通道與第一 FIFO緩存模塊103數(shù)量相等且一一對應(yīng)，第二輸出通道與第二 FIFO緩存模塊104數(shù)量相等且一一對應(yīng)。這里對應(yīng)的意思是指，任何一個(gè)第一輸出通道輸出的視頻數(shù)據(jù)流只能發(fā)送到與該第一輸出通道對應(yīng)的第一 FIFO緩存模塊103，任何一個(gè)第二輸出通道輸出的視頻數(shù)據(jù)流只能發(fā)送到與該第二輸出通道對應(yīng)的第二 FIFO緩存模塊104。
[0033]在向DDR3存儲器2寫入視頻數(shù)據(jù)流時(shí)，位寬變換模塊101將接收到的視頻數(shù)