實施方式中的各功能模塊可以集成在一個處理模塊中，也可以是各個模塊單獨物理存在，也可以2個或2個以上模塊集成在一個模塊中。上述集成的模塊既可以采用硬件的形式實現(xiàn)，也可以采用硬件加軟件功能模塊的形式實現(xiàn)。
[0060]上述以軟件功能模塊的形式實現(xiàn)的集成的模塊，可以存儲在一個計算機可讀取存儲介質(zhì)中。上述軟件功能模塊存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機裝置(可以是個人計算機，服務(wù)器，或者網(wǎng)絡(luò)裝置等)或處理器(processor)執(zhí)行本發(fā)明各個實施方式所述方法的部分步驟。而前述的存儲介質(zhì)包括:U盤、移動硬盤、只讀存儲器(Read-Only Memory, ROM)、隨機存取存儲器(Random Access Memory, RAM)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
[0061]最后應(yīng)說明的是:以上實施方式僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實施方式對本發(fā)明進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施方式所記載的技術(shù)方案進行修改，或者對其中部分技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施方式技術(shù)方案的精神和范圍。
【主權(quán)項】
1.一種實現(xiàn)100GBase-CR4 PCS去抖動的架構(gòu)，其包括4條物理輸入通道，任一所述物理輸入通道對應(yīng)有5條PCS通道，其特征在于，所述架構(gòu)還包括與所述4條物理輸入通道對應(yīng)的4組去抖動緩沖器，所述4組去抖動緩沖器用于分別對相應(yīng)物理輸入通道所對應(yīng)的5條PCS通道進行去抖動。
2.根據(jù)權(quán)利要求1所述的實現(xiàn)100GBase-CR4PCS去抖動的架構(gòu)，其特征在于，所述架構(gòu)還包括標(biāo)識模塊和比對模塊；所述去抖動緩沖器用于: 接收對應(yīng)物理輸入通道輸入的有效數(shù)據(jù)，并通過所述比對模塊判斷所述有效數(shù)據(jù)是否為對齊標(biāo)志；若是， 記錄所述對齊標(biāo)志的類型和在所述去抖動緩沖器中的位置，并將各對齊標(biāo)志在所述去抖動緩沖器中的位置設(shè)置為對齊標(biāo)志的寫指針； 將與各對齊標(biāo)志對應(yīng)的PCS通道的對齊標(biāo)志信號通過所述標(biāo)識模塊置I ; 每間隔預(yù)定數(shù)據(jù)量通過所述比對模塊判斷所述去抖動緩沖器中是否為對應(yīng)PCS通道的對齊標(biāo)志；若是， 將所述各對齊標(biāo)志鎖定。
3.根據(jù)權(quán)利要求2所述的實現(xiàn)100GBase-CR4PCS去抖動的架構(gòu)，其特征在于，所述比對模塊還用于: 每間隔預(yù)定數(shù)據(jù)量判斷所述去抖動緩沖器中是否為對應(yīng)PCS通道的對齊標(biāo)志，若連續(xù)4次判定為否，則所述去抖動緩沖器將所述各對齊標(biāo)志解鎖。
4.根據(jù)權(quán)利要求2所述的實現(xiàn)100GBase-CR4PCS去抖動的架構(gòu)，其特征在于，所述架構(gòu)還包括判定模塊，所述判定模塊用于: 判斷所有PCS通道的對齊標(biāo)志信號是否都為I以及對應(yīng)的對齊標(biāo)志是否都已鎖定；若是， 通過所述4組去抖動緩沖器將所述4條物理輸入通道所對應(yīng)的PCS通道的讀指針設(shè)置為對應(yīng)的PCS通道中對齊標(biāo)志的寫指針。
5.根據(jù)權(quán)利要求4所述的實現(xiàn)100GBase-CR4PCS去抖動的架構(gòu)，其特征在于，所述比對模塊還用于: 判斷所述PCS通道的對齊標(biāo)志的寫指針是否等于讀指針；若是， 所述標(biāo)識模塊還用于將讀到所述PCS通道對齊標(biāo)志的信號置I ;其中， 若在同一時刻，所述PCS通道的對齊標(biāo)志都被鎖定，所述PCS通道的對齊標(biāo)志類型都不相同，以及所述PCS通道讀到對齊標(biāo)志的信號都為1，則所述判定模塊判定所述去抖動緩沖器去抖動完成。
6.根據(jù)權(quán)利要求5所述的實現(xiàn)100GBase-CR4PCS去抖動的架構(gòu)，其特征在于，所述架構(gòu)還包括排序模塊；所述排序模塊用于: 根據(jù)各對齊標(biāo)志的類型對從所述4組去抖動緩沖器中讀取的數(shù)據(jù)進行排序。
7.根據(jù)權(quán)利要求2所述的實現(xiàn)100GBase-CR4PCS去抖動的架構(gòu)，其特征在于，所述標(biāo)識模塊還用于: 若所述去抖動緩沖器的寫指針與各對齊標(biāo)志所在的位置相同，則將記錄下的對應(yīng)對齊標(biāo)志的寫指針和讀到對齊標(biāo)志的信號清除。
8.一種實現(xiàn)100GBase-CR4 PCS去抖動的方法，所述100GBase_CR4包括4條物理輸入通道，任一所述物理輸入通道對應(yīng)有5條PCS通道，其特征在于，所述方法通過配置與所述4條物理輸入通道對應(yīng)的4組去抖動緩沖器以分別對相應(yīng)物理輸入通道所對應(yīng)的5條PCS通道進行去抖動。
9.根據(jù)權(quán)利要求8所述的實現(xiàn)100GBase-CR4PCS去抖動的方法，其特征在于，所述方法還包括: 去抖動緩沖器接收對應(yīng)物理輸入通道輸入的有效數(shù)據(jù)，并判斷所述有效數(shù)據(jù)是否為對齊標(biāo)志；若是， 記錄所述對齊標(biāo)志的類型和在所述去抖動緩沖器中的位置，并將各對齊標(biāo)志在所述去抖動緩沖器中的位置設(shè)置為對齊標(biāo)志的寫指針； 將與各對齊標(biāo)志對應(yīng)的PCS通道的對齊標(biāo)志信號置I ; 每間隔預(yù)定數(shù)據(jù)量通過所述比對模塊判斷所述去抖動緩沖器中是否為對應(yīng)PCS通道的的對齊標(biāo)志；若是， 將所述各對齊標(biāo)志鎖定。
10.根據(jù)權(quán)利要求8所述的實現(xiàn)100GBase-CR4PCS去抖動的方法，其特征在于，所述方法還包括: 每間隔預(yù)定數(shù)據(jù)量判斷所述去抖動緩沖器中是否為對應(yīng)PCS通道的的對齊標(biāo)志，若連續(xù)4次判定為否，則將所述各對齊標(biāo)志解鎖。
11.根據(jù)權(quán)利要求8所述的實現(xiàn)100GBase-CR4PCS去抖動的方法，其特征在于，所述方法還包括: 判斷所有PCS通道的對齊標(biāo)志信號是否都為I以及對應(yīng)的對齊標(biāo)志是否都已鎖定；若是， 將所述4條物理輸入通道所對應(yīng)的PCS通道的讀指針設(shè)置為對應(yīng)的PCS通道中對齊標(biāo)志的寫指針。
12.根據(jù)權(quán)利要求11所述的實現(xiàn)100GBase-CR4PCS去抖動的方法，其特征在于，所述方法還包括: 判斷所述PCS通道的對齊標(biāo)志的寫指針是否等于讀指針；若是， 將讀到所述PCS通道對齊標(biāo)志的信號置I ;其中， 若在同一時刻，所述PCS通道的對齊標(biāo)志都被鎖定，所述PCS通道的對齊標(biāo)志類型都不相同，以及所述PCS通道讀到對齊標(biāo)志的信號都為1，則判定所述去抖動緩沖器去抖動完成。
13.根據(jù)權(quán)利要求12所述的實現(xiàn)100GBase-CR4PCS去抖動的方法，其特征在于，所述方法還包括: 根據(jù)各對齊標(biāo)志的類型對從所述4組去抖動緩沖器中讀取的數(shù)據(jù)進行排序。
14.根據(jù)權(quán)利要求8所述的實現(xiàn)100GBase-CR4PCS去抖動的方法，其特征在于，所述方法還包括: 若所述去抖動緩沖器的寫指針與各對齊標(biāo)志所在的位置相同，則將記錄下的對應(yīng)對齊標(biāo)志的寫指針和讀到對齊標(biāo)志的信號清除。
【專利摘要】本發(fā)明揭示了一種實現(xiàn)100GBase-CR4 PCS去抖動的架構(gòu)和方法，其中，該架構(gòu)包括4條物理輸入通道，任一物理輸入通道對應(yīng)有5條PCS通道，其特征在于，架構(gòu)還包括與4條物理輸入通道對應(yīng)的4組去抖動緩沖器，4組去抖動緩沖器用于分別對相應(yīng)物理輸入通道所對應(yīng)的5條PCS通道進行去抖動。發(fā)明實現(xiàn)100GBase-CR4 PCS去抖動的架構(gòu)和方法是通過為100GBase-CR4中的每個物理輸入通道配置一個去抖動緩沖器，以分別對對應(yīng)的多個PCS通道去抖動，降低了芯片的功耗和面積。
【IPC分類】H04L1-00
【公開號】CN104579577
【申請?zhí)枴緾N201510047312
【發(fā)明人】周峰, 王東
【申請人】盛科網(wǎng)絡(luò)（蘇州）有限公司
【公開日】2015年4月29日
【申請日】2015年1月29日