專利名稱：報中畫生成器的制作方法
本申請要求在1998年1月26日申報的美國申請No.60/072,428的優(yōu)先權，該申請所揭示的內容在此全部列作參考。
下列專利申請所揭示的內容在此也全部列作參考1995年6月7日中報的申請No.08/475,395；國際申請W096/07270；1997年7月21日申報的申請No.60/053,330；1997年10月6日申報的申請No.60/061,119；以及1997年8月12日申報的申請No.60/055,237。出版物“CTC140畫中畫系統(tǒng)(CPIP)技術培訓手冊”(“The CTC 140 Picture inPicture System (CPIP) Technical Training Manual”,ThomsonConsumer Electronics,Inc.Indianapolis,IN)也列作參考。
電子節(jié)目導報(electronic program guide,即EPG)以屏幕圖形顯示的形式為電視觀眾提供可更新的電視節(jié)目時間表信息。EPG可以提供現(xiàn)在和將來廣播節(jié)目時間安排的信息，也提供一些特定節(jié)目的電視節(jié)目內容的概要。
一個特別方便的EPG格式是報中畫(picture-in-guide,即PIG)顯示。PIG顯示包括一個大圖形的節(jié)目導報和一個在其中的一個小窗口內顯示的所收看的電視節(jié)目的實時視頻圖像。這種PIG顯示為收看者提供許多選擇方案。收看者可以一面瀏覽在導報內的電視時間安排信息，一面繼續(xù)收看他以前進入導報時收看的電視節(jié)目。或者，當收看者光標通過在導報中節(jié)目時，PIG窗口內顯示的節(jié)目可以轉換為導報內相應選中頻道。收看者也可以卷滾PIG顯示，查找更多有關他當前觀看的節(jié)目的信息，諸如開始/停止時間或者節(jié)目概要，同時繼續(xù)收看在嵌入PIG窗口內的節(jié)目。
通常，PIG EPG顯示用一個EPG生成器生成，它包括一個微處理器，一個垂直消隱期(VBI)解碼/限幅器，一個屏幕顯示生成器，一個數(shù)模轉換器(DAC)，同步(synch)電路，以及一個配置在一個芯片上的存儲器，還包括配置在另一個芯片上的一個畫中畫(PIP)生成器、一個DAC、同步信號電路和微處理器接口電路。
PIP生成器使兩路視頻信號分別產(chǎn)生一個大的背景畫面和一小的嵌入畫面。這個小的畫面是通過抽取一個子視頻信號生產(chǎn)的，例如，將每三行抽取的一行中每三個像素抽取一個像素寫入圖像存儲器。通過正常地掃描這個大的畫面，而在掃描器到顯示監(jiān)視器屏幕的PIP窗口區(qū)時用一個快速開關轉到掃描這個小的畫面圖像，產(chǎn)生具有大畫面背景和嵌入的小畫面的合成顯示。因此這個快速開關必須工作在顯示監(jiān)視器的行掃描頻率。
然而，對于PIG顯示來說，沒有必要提供兩路實時視頻圖像，因為顯示的主要部分包括的是文本和圖形信息，例如，節(jié)目導報，而不是實時的活動視頻圖像。PIP快速開關是比較貴的。并且，EPG生成器和PIP生成器用獨立的芯片需要較多器件，從而較難于整合入家用電器，例如，電視接收機，VCR，衛(wèi)星接受器，等等。
因此，所希望的是將提供PIG顯示所必需的器件都集成在一個單片內。
本發(fā)明提出的報中畫生成器有一個適合驅動顯示監(jiān)視器的輸出端和一個適合接收電視信號的輸入端。顯示生成器將驅動信號與顯示監(jiān)視器同步地饋給這個輸出端。EPG信息從電視信號中提取后保存在存儲器內。電視信號的像素規(guī)?？s小后保存在存儲器內。EPG數(shù)據(jù)和電視信號從存儲器檢出，保存在顯示生成器內。EPG數(shù)據(jù)和電視信號以連續(xù)數(shù)據(jù)流形式從顯示生成器饋送到輸出端，以在監(jiān)視器上產(chǎn)生報中畫顯示。最好，報中畫生成器是在單個集成電路片上實現(xiàn)的。
在附圖中例示了實現(xiàn)本發(fā)明的最佳方式的具體實施例，其中

圖1例示了報中畫(PIG)格式的節(jié)目導報顯示；圖2為按照本發(fā)明的一個實施例設計的PIG生成器的原理圖；圖3為按照本發(fā)明的一個實施例設計的RAM內數(shù)據(jù)結構的示意圖；圖4為標準彩條視頻信號的YUV分量的示意圖；以及圖5為按照本發(fā)明的一個實施例設計的模數(shù)轉換和箝位電路的示意圖。
按照本發(fā)明，所配置的圖中畫(PIG)生成器用來在電視屏幕或計算機監(jiān)視器上產(chǎn)生PIG顯示。在使用PIG生成器的電視系統(tǒng)中通常有兩種顯示類型可用。第一種類型是全屏幕顯示廣播電視節(jié)目的實時圖像。第二種類型，PIG顯示，包括背景圖形和其中一個小嵌入窗口內的實時視頻圖像。
圖1例示了一個電子節(jié)目導報(EPG)的PIG顯示10，包括一個圖形部分12和一個畫面窗口14。畫面窗口14以下稱為PIG窗，含有一個全屏幕視頻顯示的電視節(jié)目電視(圖象)圖像，但尺寸縮小了，通常在寬度和高度上都縮小到三分之一，也就是說，為全屏幕尺寸的1/9。PIG系統(tǒng)顯示的另一種可能屏幕是全屏幕圖形顯示。
PIG顯示10的圖形部分12占據(jù)著屏幕的大部分。圖形部分通常包括若干不同顏色的文本、圖標和背景圖形。圖形可以包括屏幕的文本或部分區(qū)域的高亮度顯示。在EPG系統(tǒng)中，收看者通?？梢詾g覽不同的導報而不改變PIG窗14內顯示的電視節(jié)目。在一些EPG系統(tǒng)中，在收看者將游標16安放在圖形部分中的不同的頻道標識18或節(jié)目標題20上時，系統(tǒng)就自動地將關聯(lián)的調諧電路50調諧到選中的頻道上，在PIG窗14內顯示在這個頻道上廣播的節(jié)目。
按照本發(fā)明的一個優(yōu)選實試例，形成PIG顯示10所必需的組成部分都配置在單個芯片上，以便并入電視接收機、VCR、獨立單元、或衛(wèi)星接收裝置等。通過將所有的組件都配置在單個芯片上，整個組合件的尺寸可以縮小，而且這個芯片的門數(shù)和總線接口尺寸都可以減少。
圖2為配置在單個芯片21上的本發(fā)明的一個優(yōu)選實試例的一些組成部分的示意圖．這些組成部分包括微處理器22，存儲控制器或直接存儲器存取(DMA)裝置24，隨機存取存儲器(RAM)26，同步再生(同步信號)電路28，模數(shù)轉換(ADC)和箝位電路電路30，PIG窗生成器32，顯示生成器34，以及數(shù)模轉換(DAC)電路36。
微處理器22從數(shù)據(jù)源接收原始的文本數(shù)據(jù)，例如EPG數(shù)據(jù)，寫入RAM 26。例如，EPG數(shù)據(jù)可以嵌在電視調諧器50收到的電視信號的垂直消隱期內，由VBI解碼/限幅器37提取。最好，RAM 26具有4M比特或者更大的存儲容量，包括一個存儲文本數(shù)據(jù)的數(shù)據(jù)RAM 31和存儲視頻數(shù)據(jù)的視頻RAM(VRAM)31，以及在數(shù)據(jù)RAM 31和VRAM 33之間的用作工作區(qū)的自由區(qū)，如圖3所示。微處理器22組織RAM 26內的數(shù)據(jù)存儲，可以為文本數(shù)據(jù)和視頻數(shù)據(jù)指定地址。然而，微處理器22與視頻處理硬件，例如PIG窗生成器32和顯示生成器34，相比是比較慢的。因此，微處理器22通常僅處理訪問數(shù)據(jù)和文本數(shù)據(jù)，而不是視頻數(shù)據(jù)。微處理器與DMA 24雙向通信。微處理器22與DMA 24通信，通過數(shù)據(jù)總線和地址總線訪問RAM 26。
更可取的是，只有一個RAM。這個RAM 26由微處理器22、PIG窗生成器32和顯示生成器34這三個不同的組件訪問。這使RAM受到高度訪問，因為所有的三個組件可能同時競爭對RAM的訪問。然而，每個存取周期只有一個那么多的比特(例如對于51 6KX8bit RAM來說是8個比特)的樣值可以存取。為解決組件之間的仲裁，多路轉接器是必需的。因此，微處理器22、PIG窗生成器32和顯示生成器34各通過DMA24訪問RAM。DMA 24是一個多路復用和仲裁電路，使這三個組件通過依次存取共享RAM 26。DMA 24包括一些緩沖存儲器，用來暫時存儲在存取周期之間從不按次序的組件輸入的數(shù)據(jù)。DMA 24將文本數(shù)據(jù)和視頻數(shù)據(jù)存儲在RAM 26中正確的地址內，然后必要時根據(jù)被選地址從RAM檢索出正確的數(shù)據(jù)。
如上所述，RAM 26最好具有4M比特或者更大的存儲容量，加有高度的訪問負荷。為適應這高度訪問負荷和加快傳送數(shù)據(jù)的一種方法是選擇256KX1 6bit RAM而不是51 2KX8bit RAM，以便使DMA 24每個存取周期可以存取較多的信息，也就是說，是16比特而不是8比特。系統(tǒng)從調諧電路50接收視頻信號。從視頻信號分離出來的水平和垂面(h-和v-)同步信號送至同步信號電路28。同步信號電路包括一個像素時鐘28。像素時鐘決定每一個像素在屏幕上顯示的x和y坐標。y坐標相應于屏幕掃描行號碼，而x坐標相應于每個掃描行中的像素號碼。
從調諧電路50輸入的視頻部分由電視接收機內的色度處理器52變換為YUV模擬視頻信號。這是通常用于電視系統(tǒng)的輸入視頻和在陰極射線管(CRT)62上顯示的RGB信號之間的中間信號變換。
圖4A、4B和4C分別例示了一個標準色條視頻信號的YUV分量54、56、58。分量54是帶著水平同步脈沖55的亮度(Y)信號。分量56是色彩信號(V)。分量58是用于視頻箝位的色度信號(U)的后沿區(qū)。信號的每個分量由ADC/箝位電路30(詳見圖5)變換為數(shù)字形式。ADC/箝位電路30的箝位部分減小了信號中由于例如低頻噪聲和在轉換信號時的直流跳動而引起的畸變。
PIG窗生成器32接收與全屏幕視頻圖像相應的數(shù)字YUV視頻信號。PIG窗生成器通過抽取視頻數(shù)據(jù)將整個畫面尺寸縮小后發(fā)送給DMA24，存儲在VRAM內。為了抽取視頻數(shù)據(jù)，PIG窗生成器32在同步信號電路28配合下，從例如每三個掃描行選擇一個掃描行再從這個掃描行每三個像素選擇一個像素(也就是說1/3)發(fā)送給DMA 24，存儲在VRAM 33內。其他抽選比例也是可以的，例如1/4，以便形成不同尺寸的PIG窗。
將PIG窗生成器32的視頻數(shù)據(jù)存入VRAM 33的正確地址由地址變換電路40決定，它最好合并在DMA 24內。利用來自同步信號電路28和像素時鐘38的同步信號，地址映射電路40將與陰極射線管上每一個像素相應的視頻數(shù)據(jù)存儲在VRAM內正確的地址上，用于稍后的顯示訪問。這種處理通常稱為“比特映射”。
顯示生成器34包括一個圖形生成器，用來對PIG顯示10的顯示文字字體、圖標、顏色和高亮度顯示、背景圖形進行格式化。圖形數(shù)據(jù)送至地址映射電路40，它在DMA 24配合下，將視頻數(shù)據(jù)存儲在VRAM33內與像素在屏幕上的坐標相應的地址上。
現(xiàn)在將說明按照本優(yōu)選實施例產(chǎn)生PIG顯示10(圖1)的情況。微處理器22對收看者的命令裝置70，例如一個紅外遙控器，進行響應，對于給定PIG EPG顯示，訪問數(shù)據(jù)RAM 31，從原始的文本數(shù)據(jù)讀取用于這個顯示的適當文本數(shù)據(jù)。微處理器22配置用于顯示的文本數(shù)據(jù)，與用于顯示這文本的適當?shù)刂芬黄?，發(fā)送給DMA 24，存入VRAM 33。
所有的用于形成PIG顯示10的視頻數(shù)據(jù)，包括圖形部分12的文本和圖形數(shù)據(jù)以及PIG窗14的視頻圖像數(shù)據(jù)，都保存在VRAM 33內，如上面所述。顯示生成器34在地址映射電路40和同步信號電路28的配合下，讀取預先組織好的VRAM內容，生成用于在CRT 62的屏幕上顯示的圖像。需在屏幕上顯示的每一個像素的數(shù)據(jù)都以與這個像素在屏幕上的x和Y坐標相應的地址保存在VRAM 33內。顯示生成器34利用來自同步信號電路28的同步信號按像素時鐘38所確定的依次為每一個像素從VRAM 33讀取相應的數(shù)據(jù)。同步信號是由同步信號電路28根據(jù)輸入視頻中的h和v同步信號產(chǎn)生的。
雖然最好是一次將整個屏幕的信息組或幀以比特映射形式存入VRAM 33，但是也可以一次存儲不到整個屏幕，也就是說只有部分屏幕，而顯示處理實際上是以小于整個屏幕的像素組為單位執(zhí)行的。
顯示生成器34將每一個像素的數(shù)字YUV信號變換后以連續(xù)數(shù)據(jù)流形式依次輸出給DAC電路36，以便在CRT 62的屏幕上產(chǎn)生類似于圖1所示的報中畫顯示。DAC電路將數(shù)據(jù)變換成模擬YUV視頻信號。模擬YUV視頻信號然后由電視接收機內的RGB變換電路60變換為模擬RGB信號，再在CRT 62的屏幕上顯示出來。
在本發(fā)明的另一個實施例中，RAM 30設置在片外，由數(shù)據(jù)總線連接到DMA 24。
調諧電路50、色度處理器52、RGB變換器60、CRT 62和收看者命令裝置70都是電視接收機的一部分。換句話說這些部件具有雙重作用，既可用于通常以全屏幕格式顯示電視信號，也可用于顯示報中畫格式。其他部件只有報中畫格式才有的。
按照本發(fā)明的這種將PIG電路設計在一個單片21上提供了更為經(jīng)濟的組件，尺寸小而門數(shù)少。本發(fā)明由于對于微處理器22、同步信號電路28、DAC電路36和DMA 24各都只需要單個門陣列，而不是象用于已知的產(chǎn)生PIG顯示的電視系統(tǒng)那樣對于分別配置在獨立的PIP和EPG片上的這些部件各需要兩個門陣列，因此減少了總的門數(shù)。還應注意的是，顯示生成器34在像素時鐘38和同步信號電路28控制下以連續(xù)數(shù)據(jù)流的形式將圖像信息和EPG信息都饋給CRT 62。因此，不用高速開關就能在EPG顯示中生成視頻(即活動畫面)圖像。
所說明的本發(fā)明的實施例只是這種創(chuàng)造性方案的優(yōu)選實施例和說明性實施例，本發(fā)明的范圍并不只限于這樣的實施例。精通本技術的人員只要根據(jù)本發(fā)明的精神就能在本發(fā)明的范圍內設計出各種各樣的其他配置。例如，可以用獨立的RAM來存儲EPG數(shù)據(jù)和畫面縮小了的電視信號。此外，本發(fā)明也可以用于數(shù)字電視傳輸系統(tǒng)，在這種情況下，ADC、DAC和VBI限幅器可以省去。
權利要求
1．一種報中畫生成器，包括一個適合驅動一個顯示監(jiān)視器的輸出端；一個將驅動信號與顯示監(jiān)視器同步地饋給所述輸出端的顯示生成器；一個適合接收電視信號的輸入端；連接到所述輸入端、用來從所述電視信號中提取EPG信息的裝置；用來將所述EPG信息存儲在存儲器內的裝置；用來縮小所述電視信號的像素規(guī)模的裝置；用來將像素規(guī)模縮小了的電視信號存儲在存儲器內的裝置；用來從存儲器檢索出所述EPG數(shù)據(jù)和電視信號的裝置；用來將所檢索的EPG數(shù)據(jù)和電視信號存儲在所述顯示生成器內的裝置；以及用來將EPG數(shù)據(jù)和電視信號以連續(xù)數(shù)據(jù)流形式從所述顯示生成器饋送到所述輸出端、以便在所述監(jiān)視器上產(chǎn)生報中畫顯示的裝置。
2．權利要求1的報中畫生成器，所述報中畫生成器以單個集成電路片的形式實現(xiàn)。
3．權利要求2的報中畫生成器，其中所述提取裝置是一個VBI解碼器。
4．權利要求3的報中畫生成器，其中所述存儲器包括一個或多個RAM。
全文摘要
本發(fā)明所提出的報中畫生成器(21)有一個適合驅動顯示監(jiān)視器(62)的輸出端和一個適合接收電視信號的輸入端。顯示生成器(34)將驅動信號與顯示監(jiān)視器(62)同步地饋給所述輸出端。EPG信息從電視信號中提取后保存在存儲器(26)內。電視信號的像素規(guī)?？s小后保存在存儲器(26)內。EPG數(shù)據(jù)和電視信號從存儲器(26)檢索出來后保存在顯示生成器(34)內。EPG數(shù)據(jù)和電視信號以連續(xù)數(shù)據(jù)流形式從顯示生成器(34)饋送到輸出端,以便在監(jiān)視器(62)上產(chǎn)生報中畫顯示(10)。值得推薦的是,這種報中畫生成器(21)是在單個集成電路片上實現(xiàn)的。
文檔編號H04N5/445GK1299554SQ99803478
公開日2001年6月13日 申請日期1999年1月26日 優(yōu)先權日1998年1月26日
發(fā)明者辛·K·唐, 丹·奧康諾爾, 亨利·C·惲 申請人:英戴克系統(tǒng)公司