專利名稱：編碼器和譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用分組碼的串行數(shù)據(jù)進(jìn)行編碼的一種裝置和一種方法；本發(fā)明分別涉及串并轉(zhuǎn)換和解碼被編碼數(shù)據(jù)的一種裝置和一種方法；本發(fā)明涉及一種傳輸系統(tǒng)，特別是一種多信道光纖系統(tǒng)，在至少一個發(fā)射方使用上述編碼工具并且在至少一個接收方使用上述解碼工具。
背景技術(shù)：
描述使用分組碼編碼一個串行數(shù)據(jù)位流，特別是信道編碼，可以通過將數(shù)據(jù)位流分成字或者塊來實現(xiàn)上述編碼，其中在每塊上增加一定數(shù)量的檢查位，這些檢查位唯一依賴于塊中的數(shù)據(jù)位。
常常通過在一個編碼器的輸入的串并轉(zhuǎn)換實現(xiàn)編碼，根據(jù)邏輯操作的性能，也就是實際編碼處理，在這個過程中增加檢查位。最后在編碼器的輸出實現(xiàn)并串轉(zhuǎn)換。一個時鐘脈沖用于觸發(fā)在輸入讀入串行位流，也就是讀入發(fā)生在時鐘脈沖的每個正沿或者負(fù)沿上。
然而，在高傳輸速率上實現(xiàn)分組編碼是困難的，例如在G位/秒范圍內(nèi)的光高速系統(tǒng)中。實現(xiàn)一個允許高速的簡單的編碼邏輯操作和同步邏輯是特別困難的。串并轉(zhuǎn)換和并串轉(zhuǎn)換也分別構(gòu)成限制因素。另外對于編碼處理有要求，這種編碼處理關(guān)于在傳輸系統(tǒng)中的放大器的低和高的截止頻率方面沒有特別高的要求。
在其他方面，這要求編碼保持一個直流穩(wěn)定性，特別在光高速傳輸中，也就是編碼大致包括相同數(shù)目的1和0，并且編碼中相同種類的連續(xù)符號例如1或者0的最大數(shù)目為低。
發(fā)明簡述本發(fā)明的目標(biāo)是提供一種裝置和一種方法，用于在高傳輸速率特別在G位/秒范圍內(nèi)使用分組碼編碼和解碼。
借助于一個編碼器，通過將n位組方式的輸入數(shù)據(jù)一個串行位流編碼成為2n位組方式的串行被編碼的數(shù)據(jù)的方法實現(xiàn)這個目標(biāo)，這個編碼器包括一個串-并轉(zhuǎn)換器、一個邏輯電路和一個并-串轉(zhuǎn)換器。使用一個解碼器實現(xiàn)解碼，這個解碼器包括一個串-并轉(zhuǎn)換器、一個邏輯電路、一個比較器和一個并-串轉(zhuǎn)換器。
編碼邏輯電路如下構(gòu)成2N位被編碼數(shù)據(jù)中的N位包括N位輸入數(shù)據(jù)，或者是不變的或者是反相的，其中確定剩余位，因此統(tǒng)計上被編碼的數(shù)據(jù)組大概包括很多零，其中每組被編碼的數(shù)據(jù)對于每個未編碼數(shù)據(jù)是唯一的，其中在移位處理時，被編碼數(shù)據(jù)組中的至少一個在位流中保持唯一。
構(gòu)成編碼器，使它能夠讀入被編碼的數(shù)據(jù)并且進(jìn)行串-并轉(zhuǎn)換。分開未被編碼的數(shù)據(jù)的N位，并且對其多次編碼。這在解碼邏輯電路中實現(xiàn)，解碼邏輯電路對于以上說明的解碼邏輯電路是一致的。代碼字在解碼邏輯電路中編碼，然后和進(jìn)入解碼器的代碼字比較。當(dāng)比較得出預(yù)定的結(jié)果時，從N位中分開的未被編碼的數(shù)據(jù)是并-串轉(zhuǎn)換。
本發(fā)明的另一個目標(biāo)是當(dāng)解碼時提供一個簡單的、未被同步的讀入和串-并轉(zhuǎn)換被編碼的數(shù)據(jù)。
本發(fā)明的第三個目標(biāo)是使串-并轉(zhuǎn)換處理能夠在解碼時使用一個和在編碼時使用的頻率相同的時鐘脈沖或者時鐘信號。
這里優(yōu)選的使用一個串-并轉(zhuǎn)換器，這個轉(zhuǎn)換器使用一個時鐘信號的正和負(fù)的邊沿作為時鐘信號，并且它的頻率是被編碼串行數(shù)據(jù)位流的位率值的一半。串-并轉(zhuǎn)換器還可以方便地適用于讀串行位流中的所有位，并且對于讀入的每一位，完成分解上次讀入的2N位。
例如使用并聯(lián)的第一個移位寄存器和第二個移位寄存器可以實現(xiàn)一個串-并轉(zhuǎn)換器，每個寄存器包括2N個鎖存器和2N個選擇器。在第一個移位寄存器中的鎖存器適用于在一個低電平時鐘信號上被交替觸發(fā)，隨著第一個開始，并且在一個高電平時鐘信號上被交替觸發(fā)。在第二個移位寄存器中的鎖存器適于在一個低電平時鐘信號上被交替觸發(fā)，隨著第二個，替換的在一個高電平時鐘信號上被觸發(fā)。選擇器優(yōu)選地適合于從這些鎖存器中選擇數(shù)據(jù)，這些鎖存器在每個時鐘信號的每個邊沿后不被觸發(fā)。
本發(fā)明的一個優(yōu)點是它提供一個簡單而且可靠的編碼和解碼，甚至在高的和很高的傳輸速度上。
本發(fā)明的另一個優(yōu)點是對于讀入解碼器的每位進(jìn)行完全分解。這簡化了讀入被編碼數(shù)據(jù)并且不需要進(jìn)行較早的同步。
本發(fā)明的另一個優(yōu)點是解碼器能夠使用一個時鐘的兩個邊沿，因此可以使用彼此頻率相同的的時鐘信號實現(xiàn)編碼器和解碼器。
本發(fā)明的另外優(yōu)點是對系統(tǒng)中放大器的低的截止頻率的低要求，因為保持直流穩(wěn)定性，還因為限制了連續(xù)符號也就是1或0的最大數(shù)目。
附圖簡述下面參考附圖詳細(xì)說明本發(fā)明，這些附圖僅僅用于本發(fā)明因此將不能認(rèn)為限制其范圍。


圖1一個根據(jù)本發(fā)明使用分組碼編碼串行數(shù)據(jù)的編碼器。
圖2一個解碼由圖1說明的編碼器編碼的串行數(shù)據(jù)的解碼器。
圖3根據(jù)本發(fā)明的一個串并轉(zhuǎn)換器。
圖4關(guān)于串并轉(zhuǎn)換器的一個功能表。
圖5一個串并轉(zhuǎn)換器的第二個實施例。
圖6關(guān)于一個串并轉(zhuǎn)換器的第二個實施例的一個功能表。
圖7編碼器的一個實施例的一個碼表。
圖8上述編碼器實施例的一個邏輯功能。
圖9編碼器的第二個實施例的一個碼表。
圖10編碼器的上述第二個實施例的一個邏輯功能。
圖11根據(jù)本發(fā)明的一個同步傳輸系統(tǒng)，其中在一個傳輸信道中傳輸一個時鐘信號。
圖12根據(jù)本發(fā)明的一個異步傳輸系統(tǒng)，其中在接收方一側(cè)從一個或者多個數(shù)據(jù)信道中重建一個時鐘信號。
參考實施例說明編碼器圖1說明一個發(fā)明的編碼器K。編碼器包括一個串并轉(zhuǎn)換器SPO1、一個邏輯電路和一個并串轉(zhuǎn)換器SPO1。來自一個時鐘Clk的時鐘信號對于同步是必需的。
串并轉(zhuǎn)換器SPO1基于一個移位寄存器，例如這個寄存器在來自時鐘Clk的一個時鐘信號的每個正或者負(fù)沿上以N位組方式即所謂的字O讀進(jìn)入的數(shù)據(jù)，因此完成串并轉(zhuǎn)換。時鐘信號的形式可以是方波或者是正弦波。然后在時鐘信號的第N個周期，在移位寄存器中每個將被編碼的字O移入第二級。例如在每第N個周期，通過分頻器的二進(jìn)制計數(shù)器產(chǎn)生這個采樣信號。在串并轉(zhuǎn)換器SPO1的輸出，反相值也是可用的。
邏輯電路讀入字中的N位采樣數(shù)據(jù)，并且生成N位數(shù)據(jù)的互補(bǔ)部分，稱作檢查位。和未被編碼的字的位一起，生成2N位碼，一個所謂的代碼字KO。邏輯電路將優(yōu)選的包括功能完整的兩級門結(jié)構(gòu)，如NOR-NOR或者AND-OR。
下面結(jié)合說明硬件說明碼的特征。然后碼可以進(jìn)一步特征化，以優(yōu)選應(yīng)用碼到光纖通信。
碼特征1、編碼數(shù)據(jù)包括的位數(shù)是未編碼數(shù)據(jù)的二倍。這可以使在解碼一側(cè)使用和編碼一側(cè)相同的時鐘帶寬。在下面兩個例子中，包括四位數(shù)據(jù)的字O被編碼到包括八位的代碼字KO。
2、在一個代碼字KO位的一半將優(yōu)選包括字O中的位。替換并且特別當(dāng)在串并轉(zhuǎn)換器的輸出上反相數(shù)據(jù)可用時，在一個代碼字KO中的位的一半可能包括這些反相數(shù)據(jù)。這些位基本上可以被放置在代碼字KO的第一半。這是因為并串轉(zhuǎn)換器PSO1在復(fù)用可能發(fā)生前不需要緩存對數(shù)據(jù)排隊時，例如流水線級，制造較簡單。
3、生成的碼優(yōu)選地以直流穩(wěn)定性為特征，也就是碼必須包括相同數(shù)量的0和1。這種要求是因為直流穩(wěn)定性要求系統(tǒng)中包括的放大器具有低的低截止頻率或者高動態(tài)。直流穩(wěn)定性優(yōu)選的是統(tǒng)計的或者嚴(yán)格的。通過統(tǒng)計，直流穩(wěn)定性意味著代碼字必需平均包括相同的1和0，盡管獨立的代碼字可能包括不同數(shù)據(jù)的1和0。通過嚴(yán)格，直流穩(wěn)定性意味著每個獨立的代碼字必須包括相同的1和0。產(chǎn)生的碼將包括一個可預(yù)測的最大數(shù)量相同種類的連續(xù)符號例如1或者0，因此保證在解碼器中一個足夠高的低截止頻率。
4、當(dāng)時對于每個字，每個代碼字必須是唯一的。
5、為了將解碼機(jī)制簡化到最好的可能程度，在輸入位流上唯一實現(xiàn)的同步是必需的。因此將使用一種自同步碼，也就是產(chǎn)生的碼必須包括它自己的特征，盡管數(shù)據(jù)移位過程發(fā)生在解碼前面。原則上，例如對于一個單一的代碼字在數(shù)據(jù)位流中的移位處理中保持唯一是足夠的，或者對于用于唯一包括1或者唯一包括1的字的代碼字保持唯一是足夠的。一個更嚴(yán)格的要求是在位流移位處理中所謂的代碼字將保持唯一。那么在解碼器中啟動同步的邏輯電路將變得很簡單。
這種盡管不一定能夠簡化硬件實現(xiàn)的碼特征是至少代碼字KO中2N位中的至少一位包括字O中N位中的一位的反相值。當(dāng)考慮到其他條件時，包括輸入數(shù)據(jù)反相位的代碼字KO位的數(shù)量優(yōu)選的最大化。當(dāng)反相值可以直接作為串并轉(zhuǎn)換器SPO1的輸出使用時，邏輯電路可以被另外簡化。
使用一個選擇樹可以實現(xiàn)并串轉(zhuǎn)換器PSO1。被編碼數(shù)據(jù)的位的第一部分和未被編碼位一致，也就是這些位不是任何邏輯過程的任何形式的主題，這個事實允許在采樣后立刻開始復(fù)用過程，其中通過邏輯電路處理另一半碼。這進(jìn)一步使碼的存儲不是必需的。
二進(jìn)制計數(shù)器包括一個log2N位二進(jìn)制計數(shù)器，這種計數(shù)器對于產(chǎn)生時鐘信號到串并轉(zhuǎn)換器SPO1和到并串轉(zhuǎn)換器PSO1是必需的。通過使用連續(xù)的“二分”結(jié)構(gòu)實現(xiàn)該計數(shù)器。
一個延遲塊D產(chǎn)生一個時間延遲，這個時間延遲用于同步以及數(shù)據(jù)和時鐘之間的校正。時間延遲依賴于頻率、技術(shù)和邏輯電路設(shè)計。在某種情況下，延遲塊D不是必需的。本發(fā)明的編碼方法提供了十分簡單的實現(xiàn)和可靠傳輸。
譯碼器圖2說明本發(fā)明的解碼器AK。解碼器用于解碼代碼字KO’，代碼字KO’包括來自編碼器的代碼字KO，增加了在編碼器K和解碼器AK之間的傳輸信道。解碼器包括一個串并轉(zhuǎn)換器SPO2、一個邏輯電路、一個比較器和一個并串轉(zhuǎn)換器PSO2。來自時鐘Clk的時鐘信號用于同步。
串并轉(zhuǎn)換器SPO2需要在兩倍于編碼器K中的串并轉(zhuǎn)換器SPO1的速度讀入代碼字。使用傳統(tǒng)的串并轉(zhuǎn)換器和倍頻時鐘可以實現(xiàn)這一目標(biāo)，盡管這將導(dǎo)致在編碼器電部分特征中不必要的限制和在實現(xiàn)編碼器的技術(shù)中不必要的限制。另外，研究進(jìn)入的位流和正確同步上述位流也是必需的。下面將分部分說明本發(fā)明的串并轉(zhuǎn)換器SPO2。
邏輯電路和參考編碼器K的邏輯電路一致。輸入數(shù)據(jù)和2N被編碼數(shù)據(jù)位KO’的一半O’一致，這2N被編碼數(shù)據(jù)KO’來源于在編碼器輸入上原來N位未被編碼的數(shù)據(jù)位O。
輸出數(shù)據(jù)KO”和來自串并轉(zhuǎn)換器SPO2的采樣數(shù)據(jù)KO’逐位在比較器比較。特別關(guān)于檢查位實現(xiàn)比較。
如果逐位比較得出預(yù)定結(jié)果，例如位一致，那么未被編碼或者編碼的數(shù)據(jù)字O’在并串轉(zhuǎn)換器PSO2中采樣，并且轉(zhuǎn)換回一個串行位流。
編碼器的串-并轉(zhuǎn)換器根據(jù)本發(fā)明，串并轉(zhuǎn)換器SPO2用于在一個位率上分解一個串行位流中的位，該位率是連接到串并轉(zhuǎn)換器SPO2上的一個時鐘的頻率的兩倍。假設(shè)代碼字具有2ν的位率。那么，使用一個時鐘使計時(clocking)是可行的，這個時鐘具有頻率ν，即和源未被編碼位流的頻率相同的頻率。使用正和負(fù)的時鐘信號沿可以找到解決方案。串并轉(zhuǎn)換器還適用于讀串行位流中的所有位，并且對于讀入的每一位，完全分解最近讀入的2N位。因此同步可能是較簡單的。
串并轉(zhuǎn)換器SPO2可以特別以下面說明的方式來實現(xiàn)。
根據(jù)本發(fā)明，象圖3中說明的，一個串并轉(zhuǎn)換器SPO2將用于四位的代碼字KO’。轉(zhuǎn)換器SPO2包括第一個移位寄存器SR1和第二個移位寄存器SR2，長度均為四，轉(zhuǎn)換器SPO2還包括四個選擇器S1、S2、S3、S4。第一個移位寄存器SR1包括四個鎖存器L11、L12、L31、L42，第二個移位寄存器SR2包括四個鎖存器L12、L21、L32、L41。
鎖存器Lx1，x＝1、2、3、4適合于在低時鐘信號級別上被觸發(fā)。結(jié)果鎖存器Lx2，x＝1、2、3、4適合于在高時鐘信號級別上被觸發(fā)。
因此串并轉(zhuǎn)換器SPO2的每一段都包括兩個鎖存器，其中一個鎖存器Lx1在低時鐘信號上被觸發(fā)，然后因此處于一個透明狀態(tài)。一個鎖存器Lx2處于鎖定狀態(tài)。處于透明狀態(tài)的鎖存器被認(rèn)為是不穩(wěn)定的，而鎖定的鎖存器被認(rèn)為是穩(wěn)定的。鎖定的鎖存器對于鎖存器輸入的數(shù)據(jù)變化是不敏感的。
選擇器S1、S2、S3、S4是級觸發(fā)的，并且適合于在高時鐘信號級別上從鎖存器Lx1中選擇數(shù)據(jù)，在低時鐘信號級別上從鎖存器Lx2中選擇數(shù)據(jù)。
選擇器的輸入用A和B表示。A輸入被連結(jié)到鎖存器Lx1的輸出，并且B輸入被連接到鎖存器Lx2的輸出。時鐘信號用于選擇穩(wěn)定的選擇器輸入并且因而在時鐘信號沿之間得到穩(wěn)定的數(shù)據(jù)。理論上在保留串并轉(zhuǎn)換器SPO2是選擇不穩(wěn)定的選擇器輸入是可行的。
在圖3中，N＝2，盡管串并轉(zhuǎn)換器SPO2可以容易的在N的范圍內(nèi)調(diào)節(jié)。對于任意的N，串并轉(zhuǎn)換器SPO2包括4N鎖存器和2N選擇器。
現(xiàn)在參考圖4，更詳細(xì)的說明串并轉(zhuǎn)換器SPO2的工作模式(modusoperandi)。
四位KO’組的被編碼數(shù)據(jù)的串行位流到達(dá)串并轉(zhuǎn)換器SPO2的輸入。值a1、a2、a3和a4在給定時間內(nèi)及時出現(xiàn)在輸入u41、u31、u21、u11上。
正時鐘信號沿出現(xiàn)，即時鐘信號從低狀態(tài)到達(dá)高狀態(tài)。因此鎖存器Lx1，x＝4、3、2、1鎖定，并且在輸出保持它們的數(shù)據(jù)。通過鎖存器L12讀入一位數(shù)據(jù)，其中所有鎖存器Lx2，x＝4、3、2、1每步移值，或者向右遞增，因此在輸出u42、u32、u22、u12上得到值a2、a3、a4和a5。這些鎖存器處于所謂的透明狀態(tài)。這些選擇器S4、S3、S2、S1在它們的各自的輸出U4、U3、U2、U1上具有那些值，這些值當(dāng)時鐘信號處于它的高狀態(tài)時，也就是那些出現(xiàn)在輸出u41、u31、u21、u11上的值，在輸入A上找到。這樣值a1、a2、a3、a4在輸出U4、U3、U2、U1上得到。
然后出現(xiàn)負(fù)沿，并且時鐘信號從一個高狀態(tài)進(jìn)入一個低狀態(tài)。然后下面應(yīng)用鎖存器Lx1變成透明的，并且在輸出u41、u31、u21、u11上得到值a3、a4、a5、a6。鎖存器Lx2被鎖定，在輸出u42、u32、u22、u12上保持值a2、a3、a4、a5。選擇器S4、S3、S2、S1在它們的輸出上U4、U3、U2、U1上具有那些值，這些值在輸入B，即來自u42、u32、u22和u12上的值。這樣在輸出U4、U3、U2、U1上得到值a2、a3、a4、a5。
象理解的，在下一個時鐘信號沿后，在輸出U4、U3、U2、U1上得到值a3、a4、a5和a6，并且在下一個時鐘信號沿上，得到值a4、a5、a6和a7。這樣在時鐘信號的每個負(fù)沿后，得到讀入的最后的四位的完全分解。原則上選擇器S4、S3、S2、S1可以選擇鎖存器的不穩(wěn)定輸出。然后這將導(dǎo)致除了其他事物以外在輸出上瞬變過程的危險，這將使這個方法不可靠。
圖5說明一個串行轉(zhuǎn)換器SPO102的另一個實施例，這個串并轉(zhuǎn)換器用于包括四位的代碼字KO’的串并轉(zhuǎn)換。這個轉(zhuǎn)換器包括第一個移位寄存器SR101，這個移位寄存器SR101包括兩個MS觸發(fā)器MS11、MS21，這個轉(zhuǎn)換器還包括第二個移位寄存器SR102，這個移位寄存器SR102包括兩個MS觸發(fā)器MS12、MS22，這個轉(zhuǎn)換器還包括四個選擇器S101、S102、S103、S104。
在這個實施例中使用MS觸發(fā)器或者至少使用真正邊沿觸發(fā)的觸發(fā)器是必需的，也就是觸發(fā)器在邊沿后面到達(dá)的輸入數(shù)據(jù)中的變化不敏感。
以并行方式安排移位寄存器SR101、SR102。第一個移位寄存器SR101中的MS觸發(fā)器MS11、MS21適合于在時鐘信號正沿上被觸發(fā)，在第二個移位寄存器SR102中的MS觸發(fā)器MS12、MS22適合于在時鐘信號的負(fù)沿上被觸發(fā)。
選擇器的輸入用A和B表示。A輸入按順序和MS觸發(fā)器MS11、MS12、MS21、MS22的輸出v11、v12、v21、v22連接。B輸入按順序和MS觸發(fā)器MS11、MS12、MS21、MS22的輸出v11、v12、v21、v22連接。當(dāng)時鐘信號高時，選擇器S101、S102、S103、S104適合于從A輸入選擇數(shù)據(jù)，當(dāng)時鐘信號低時，選擇器S101、S102、S103、S104從B輸入選擇數(shù)據(jù)。S101、S102、S103、S104的輸出用符號V1、V2、V3、V4表示。
圖6是串并轉(zhuǎn)換器SPO102這個實施例的一個功能表。
建議的碼實現(xiàn)使用時鐘信號的兩個邊沿，因此避免了雙倍時鐘頻率。根據(jù)本發(fā)明，串并轉(zhuǎn)換器可以用于任意N的應(yīng)用。
通過對在編碼信號中的位的頻率加倍和通過限制并且最小化連續(xù)符號的數(shù)目，即1和0的數(shù)目，對使用的放大器的較低的截止頻率具有較低的要求。這很大程度方便了這些放大器的建立。
因為對于讀入的每一位完成完全的分解2N最后讀入位，那么關(guān)于讀入數(shù)據(jù)避免了復(fù)雜的同步邏輯電路。
代碼表和邏輯函數(shù)的例子下面參考圖7-10，說明根據(jù)本發(fā)明的編碼表和邏輯函數(shù)的可行的配置的兩個例子。
在兩個例子中，下面的編碼要求都是適用的。
●字的長度可以是4，N＝4，代碼字的長度將是8，2N＝8。
●代碼字KO的8位中的4位將包括4位輸入的數(shù)據(jù)，并且基本上在代碼字KO的開始找到這些位。
●當(dāng)然16個代碼字KO可以是不同的，這些16個代碼字表示16中不同代碼字的可行性。
●在代碼字KO中的8位的至少一位可以包括4位輸入數(shù)據(jù)其中一個的反相值。
在第一個例子中，對代碼有下面要求●代碼將是嚴(yán)格直流穩(wěn)定的。
●在位流移位處理中，只有0000和1111的代碼字需要保持唯一。
在圖7中說明生成的代碼表，在圖8中說明邏輯電路需要的相應(yīng)的函數(shù)。象所看到的，四個未被編碼位位于位置1、2、3和5上。因為基本上被放置在代碼順序KO的開始，所以這是可以接受的?？梢钥吹綄τ谒斜痪幋a位的要求首先滿足，為了獲得直流穩(wěn)定性，對于表中所有的代碼字，將在位流移位處理中保持唯一，這不會導(dǎo)致一個功能代碼。這些要求是自相矛盾的。
將會注意到圖3和圖5說明的串并轉(zhuǎn)換器SPO2、SPO102完全可以令人滿意的用于解碼根據(jù)本例的被編碼的數(shù)據(jù)，這是當(dāng)轉(zhuǎn)換器重新使用N＝4進(jìn)行劃分時。
在第二個例子中，除了上面提到的那些要求，應(yīng)用下面的代碼字要求●代碼統(tǒng)計上將是直流穩(wěn)定的。
●在位流移位處理中所有代碼字KO將保持唯一。
在圖9中說明所產(chǎn)生的代碼表，并且在圖10中說明相應(yīng)的邏輯電路功能。
兩個代碼表是可以反相的，即如果字0反相，那么代碼字KO也反相。在光傳輸系統(tǒng)中這是特別理想的。
傳輸系統(tǒng)前面說明的編碼器和解碼器可以方便的用于傳輸系統(tǒng)中的信道編碼，特別是在多信道光纖傳輸系統(tǒng)中。下面將說明兩個這樣的系統(tǒng)1、同步傳輸，其中一個信道傳輸時鐘信號，如圖11所示。
2、異步傳輸，其中在接收方從一個或者多個信道重建時鐘信號，如圖12所示。
同步傳輸系統(tǒng)和異步傳輸系統(tǒng)都包括一個發(fā)射方S和一個接收方M。
在同步的例子中，傳輸系統(tǒng)包括五個傳輸信道，其中四個信道T是數(shù)據(jù)傳輸信道，一個信道ClkT用作傳輸一個時鐘信號Clk。每個信道都和在發(fā)射方S和接收方M的一個放大器F連接。每個數(shù)據(jù)信道和發(fā)射方的一個編碼器A連接，在接收方M和一個解碼器AK連接。這些編碼器K和解碼器AK屬于上面說明的種類。解碼器AK將優(yōu)選的包括串并串轉(zhuǎn)換器SPO2，如圖3所示和說明的。發(fā)射的時鐘信號Clk用于同步進(jìn)入解碼器AK的數(shù)據(jù)。
在異步的例子中，傳輸系統(tǒng)包括四個信道T，均用于傳輸數(shù)據(jù)。在這個例子中，每個信道也都和在發(fā)射方S和接收方M的一個放大器F連接。在這個例子中，每個信道還和發(fā)射方S的一個編碼器K連接，和接收方M的一個解碼器AK連接。解碼器AK將優(yōu)選的包括串并轉(zhuǎn)換器SPO2，如上所述。為了同步進(jìn)入解碼器AK的數(shù)據(jù)，在接收方從一個或者多個數(shù)據(jù)信道中重建一個時鐘信號Clk是必須的。這在一個時鐘復(fù)原工具ClkA中實現(xiàn)，例如通過鎖相環(huán)結(jié)構(gòu)實現(xiàn)。
圖11和12說明在四個信道中數(shù)據(jù)傳輸?shù)睦樱M管根據(jù)理解也可以使用任意數(shù)目的信道實現(xiàn)本發(fā)明。每個信道包括在發(fā)射方S的一個編碼器K和一個接收方M的一個解碼器AK。
在同步傳輸?shù)睦又?，主要由接收方M的放大器F的性能來確定較低的截止頻率。在異步傳輸?shù)睦又?，較低的截止頻率由時鐘復(fù)原裝置ClkA來決定。
通過根據(jù)本發(fā)明的信道編碼，較低的截止頻率向上移動，在某種程度上依賴于相關(guān)編碼的配置。那么傳輸所選數(shù)目的字成為可能，這些字唯一包括1或者唯一包括0，沒有不精確的數(shù)據(jù)。
通過精確定義編碼特征，可以使復(fù)雜編碼硬件和解碼硬件的需要最小，而不要增加系統(tǒng)的時鐘頻率。還可以通過引入智能化類型的數(shù)據(jù)來降低位錯誤頻率。
本發(fā)明包括一種裝置和一種方法，用于在高傳輸速率上使用分組碼簡單可靠地編碼和解碼，特別在G位/秒的范圍內(nèi)的傳輸速率。
可以理解本發(fā)明不局限于以上說明和介紹的舉例說明的實施例，和在下面權(quán)利要求的范疇內(nèi)所做的修改。
權(quán)利要求
1.一個編碼器(K)，這個編碼器(K)將N位組方式的輸入數(shù)據(jù)，即所謂的字(O)的一個串行位流編碼成為2N位組方式的串行輸出數(shù)據(jù)，即所謂的代碼字(KO)，包括一個串并轉(zhuǎn)換器(SPO1)、一個邏輯電路和一個并串轉(zhuǎn)換器(PSO1)，其特征在于，如下設(shè)計編碼器-代碼字(KO)中2N位中的N包括N位輸入數(shù)據(jù)，未被改變或者反相的；和-確定在代碼字(KO)中保持的位，在統(tǒng)計上，代碼字(KO)大概包括一樣多0和1，對于每個字(O)，代碼字(KO)是唯一的，至少其中一個代碼字(KO)關(guān)于位流移位處理保持唯一。
2.根據(jù)權(quán)利要求1的一個編碼器(K)，其特征在于，設(shè)計編碼器，在統(tǒng)計上看，代碼字(KO)包括一樣多的0和1。
3.根據(jù)權(quán)利要求1的一個編碼器(K)，其特征在于，編碼器是適用的，因此每個代碼字(KO)將包括一樣多的0和1。
4.根據(jù)權(quán)利要求1至3中任一個的編碼器(K)，其特征在于，編碼器是適用的，因此對于那些只唯一包括0或者1的字(O)，在位流處理中代碼字(KO)將保持唯一。
5.根據(jù)權(quán)利要求1至4中任一個的編碼器(K)，其特征在于，編碼器是適用的，因此在位流移位處理中所有代碼字(KO)保持唯一。
6.根據(jù)權(quán)利要求1至5中任一個的編碼器(K)，其特征在于，編碼器是適用的，因此在代碼字(KO)中的2N位中至少一個將包括N位輸入數(shù)據(jù)之一的反相值。
7.根據(jù)權(quán)利要求6的一個編碼器(K)，其特征在于，編碼器是適用的，因此在包括反相的位輸入數(shù)據(jù)的代碼字(KO)中的位的數(shù)目是最大的。
8.根據(jù)權(quán)利要求6或者7的一個編碼器(K)，其特征在于，編碼器是適用的，因此在串并轉(zhuǎn)換器(SPO1)中得到代碼字(KO)的反相值。
9.根據(jù)權(quán)利要求1至8中任一個的編碼器(K)，其特征在于，編碼器是適用的，因此N位輸入的數(shù)據(jù)主要被放置在代碼字(KO)的第一半。
10.根據(jù)權(quán)利要求1至9中任一個的編碼器(K)，其特征在于，編碼器是適用的，因此字(O)可以反相地被編碼為代碼字(KO)，上述代碼字(KO)也是可以被轉(zhuǎn)換的。
11.根據(jù)權(quán)利要求1至10中任一個的編碼器(K)，其特征在于，邏輯電路具有一個兩級的門。
12.根據(jù)權(quán)利要求1至11中任一個的編碼器(K)，其特征在于，編碼器是適用的，因此上述字(O)包括四位，代碼字(KO)包括八位。
13.一個用于分解頻率2ν的一個串行位流中的位的串并轉(zhuǎn)換器(SPO2、SPO102)，其特征在于，該轉(zhuǎn)換器適合于適用時鐘頻率ν的一個時鐘信號的正和負(fù)沿，并且適合于讀串行位流中的所有位，并且對于讀入的每位完全分解上次讀入的2N位。
14.一個根據(jù)權(quán)利要求13的串并轉(zhuǎn)換器(SPO2)，其特征在于，轉(zhuǎn)換器包括-具有2N鎖存器(L11、L22、L31、L42)的第一個移位寄存器(SR1)，和具有2N鎖存器(L12、L21、L32、L41)的第二個移位寄存器(SR2)，和2N選擇器(S1、S2、S3、S4)；其中-并行連接移位寄存器(SR1、SR2)；-在第一個移位寄存器(SR1)中的鎖存器(L11、L22、L31、L42)適合于在一個低時鐘信號水平上被計時(L11、L31)，并且替換的在一個高時鐘信號水平上被計時(L22、L42)；-在第二個移位寄存器(SR2)中的鎖存器(L12、L21、L32、L41)適合于在一個高時鐘信號水平上被計時(L12、L32)，并且替換的在一個低時鐘信號水平上被計時(L21、L41)；并且其中-選擇器(S1、S2、S3、S4)適合于從這些在每個時鐘信號邊沿后未被計時的鎖存器中選擇數(shù)據(jù)。
15.一個根據(jù)權(quán)利要求13的串并轉(zhuǎn)換器(SPO102)，其特征在于轉(zhuǎn)換器包括一個具有N個MS觸發(fā)器(MS11、MS21)的第一個移位寄存器(SR101)，并且具有一個具有N個MS觸發(fā)器(MS12、MS22)的第二個移位寄存器(SR102)，還具有2N選擇器(S101、S102、S103、S104)；其中-并聯(lián)連接移位寄存器(SR101、SR102)；-第一個移位寄存器(SR101)中的MS觸發(fā)器(MS11、MS21)適合于在時鐘信號的正沿上被計時；-第二個移位寄存器(SR102)中的MS觸發(fā)器(MS12、MS22)適合于在時鐘信號的負(fù)沿上被計時；并且其中-選擇器(S101、S102、S103、S104)是適合的，因此在時鐘信號的正沿后，每個替換的選擇器(S101、S103)將從第一個移位寄存器(SR101)中選擇數(shù)據(jù)，并且相互替換的選擇器(S102、S104)將從第二個移位寄存器(SR102)中選擇數(shù)據(jù)，并且其中在負(fù)時鐘信號邊沿后應(yīng)用可逆條件。
16.一個解碼器(AK)，這個解碼器(AK)將2N位組方式的輸入數(shù)據(jù)，即所謂的代碼字(KO’)的一個串行位流編碼成為N位組方式的串行輸出數(shù)據(jù)，即所謂的字(O’)，上述代碼字(KO’)從被根據(jù)權(quán)利要求1的編碼器(K)編碼的代碼字(KO)中導(dǎo)出，這個編碼器包括一個串并轉(zhuǎn)換器(SPO2、SPO102)、一個邏輯電路、一個比較器和一個并串轉(zhuǎn)換器(PSO2)，其特征在于，-邏輯電路適合于對出現(xiàn)在代碼字(KO’)中的字(O’)編碼，其方式和在編碼器(K)中以前對字(KO)編碼的方式相同；-比較器適合于在一個已知的方式中將進(jìn)入的代碼字(KO’)和在邏輯電流中編碼的代碼字(KO”)比較；并且其中-如果比較器的比較給出一個預(yù)定的結(jié)果，并串轉(zhuǎn)換器(PSO2)適合于并串轉(zhuǎn)換字(O’)。
17.根據(jù)權(quán)利要求16的一個編碼器(AK)，其特征在于，編碼器包括一個根據(jù)權(quán)利要求13-15中任一個的串并轉(zhuǎn)換器(SPO2)。
18.一個傳輸系統(tǒng)，其特征在于，上述系統(tǒng)至少包括一個根據(jù)權(quán)利要求1的編碼器和至少一個根據(jù)權(quán)利要求16的解碼器。
19.一個根據(jù)權(quán)利要求18的傳輸系統(tǒng)，其特征在于，上述系統(tǒng)至少包括一個根據(jù)權(quán)利要求13-15中任一個的串并轉(zhuǎn)換器(SPO2)。
20.根據(jù)權(quán)利要求18或者19中任一個的傳輸系統(tǒng)，其特征在于，上述系統(tǒng)包括一個時鐘，這個時鐘的時鐘信號用于在一個傳輸信道(ClkT)中傳輸。
21.根據(jù)權(quán)利要求18或者19中任一個的傳輸系統(tǒng)，其特征在于，上述系統(tǒng)包括一個在接收一側(cè)的時鐘恢復(fù)工具(ClkA)。
22.一個關(guān)于將N位組方式的輸入數(shù)據(jù)，即所謂的字(O)的一個串行位流編碼成為2N位的輸出數(shù)據(jù)，即所謂的代碼字(KO)的方法，其特征在于，確定在代碼字(KO)中的2N位中的N作為N位輸入數(shù)據(jù)，未變化或轉(zhuǎn)換的；并且-確定在代碼字(KO)中的其余位，因此在統(tǒng)計上看到，代碼字(KO)將基本包括一樣多的0和1，因此對于每個字(O)每個代碼字(KO)保持唯一，并且因此至少其中一個代碼字(KO)甚至在位流移位處理中將保持唯一。
23.一種分解頻率2ν的一個串行位流中的位的方法，其特征在于為了計時目的，使用頻率ν的一個時鐘信號的正和負(fù)沿，讀串行位流中所有位，并且對于讀入的每位完全分解上次讀入的2N位。
24.一個將2N位組方式的輸入數(shù)據(jù)，即所謂的代碼字(KO’)的一個串行被編碼位流編碼成為N位組方式的串行輸出數(shù)據(jù)，即所謂的字(O’)的方法，上述代碼字(KO’)從被根據(jù)權(quán)利要求21的方法編碼的代碼字(KO)中導(dǎo)出，其特征在于，-根據(jù)權(quán)利要求23的方法將字(O’)編碼成代碼字(KO”)；-將進(jìn)入的代碼字(KO’)和被編碼的代碼字(KO”)以一種預(yù)定的方法比較；并且-如果比較給出一個預(yù)定的結(jié)果，那么并串轉(zhuǎn)換該字(O’)。
全文摘要
本發(fā)明涉及使用分組碼對串行數(shù)據(jù)分別編碼和解碼。優(yōu)選通過一個邏輯電路將N位組方式的輸入數(shù)據(jù),即所謂的字(O)的一個串行位流編碼成為2N位組方式的串行輸出數(shù)據(jù),即所謂的代碼字(KO),具體方式為在代碼字(KO)中的2N位中的N位包括N位輸入數(shù)據(jù),不變的或者反相的,在代碼字(KO)中的剩余位被如下確定:在統(tǒng)計上,代碼字(KO)將大致包括一樣多的0和1,因此每個代碼字(KO)對于每個字(O)將是唯一的,并且因此在其中一個代碼字(KO)即使在位流移位處理中保持唯一。解碼另外包括在一個類似的邏輯電路中編碼,并且以一個預(yù)定方式將進(jìn)入的代碼字和在邏輯電路中的被編碼的代碼字比較。
文檔編號H04L25/49GK1250565SQ9880342
公開日2000年4月12日 申請日期1998年1月15日 優(yōu)先權(quán)日1997年1月17日
發(fā)明者A·迪尤普斯約巴卡, P·埃勒維, M·莫克塔里 申請人:艾利森電話股份有限公司