專利名稱：：在高清晰度電視中檢測數(shù)據(jù)段同步信號的方法和電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及高清晰度電視(HDTV)中檢測數(shù)據(jù)段同步信號的電路，具體地涉及在高清晰度電視中檢測數(shù)據(jù)段同步信號的方法和電路，它使得在ASTC中實現(xiàn)HDTV時所需的門(gate)數(shù)最小。通常，在HDTV系統(tǒng)中，在電視臺(TVbroadcastingstation)以水平行為單元發(fā)射信號之前，加入了同步信號，接收所發(fā)射信號的接收機(jī)從該信號中檢測該同步信號，用水平行信號來同步該信號，然后處理同步的信號。水平行傳輸數(shù)據(jù)的格式取決于HDTV系統(tǒng)。圖1和2顯示了美國大聯(lián)盟(GA)HDTV的數(shù)據(jù)段的結(jié)構(gòu)。一個數(shù)據(jù)幀由626行段(linesegments)構(gòu)成，一段包括832個字符，它由828個字符數(shù)據(jù)和四字符數(shù)據(jù)段同步信號組成，如圖2A所示。一個數(shù)據(jù)段對應(yīng)于一個NTSC制水平行。數(shù)據(jù)段同步信號由指示每個數(shù)據(jù)段開始的四個字符組成。數(shù)據(jù)段同步信號以如此方式構(gòu)成特定的模式，即四個字符具有+5，-5，-5，+5的信號電平，而其它數(shù)據(jù)段信號具有隨機(jī)信號電平。因此，在接收GA系統(tǒng)傳輸信號的電路中，在每個數(shù)據(jù)段的開始四字符期間檢測數(shù)據(jù)段同步信號，以解決定時恢復(fù)和所接收的數(shù)據(jù)段信號的同步問題。因此，數(shù)據(jù)段同步信號的檢測影響著GA-VSB系統(tǒng)的性能。在韓國專利申請?zhí)?995-15218，30746和96-21886中公開了從接收的數(shù)據(jù)中產(chǎn)生數(shù)據(jù)段同步信號的裝置和方法。下面結(jié)合圖3來解釋產(chǎn)生數(shù)據(jù)段同步信號的另一常規(guī)方法。分離器303從濾波器(未顯示)輸出的8比特中分離出MSB，以將它用作為參考信號。四字符相關(guān)器(correlator)305接收該MSB以產(chǎn)生數(shù)據(jù)之間位置相關(guān)的字符。由于四字符相關(guān)器只使用MSB，如上所述，只有在字符為(+)，(-)，(-)或(+)時輸出4，在其它情況則輸出-4，-2，0和2。在加法器307中，四字符相關(guān)器305的輸出與一段延遲器309的輸出相加即與先前段中相同位置的輸出相加，相加的結(jié)果被累計。加法器307的輸出被送到最大值檢測器311。最大值檢測器311觀察累計的相關(guān)字符的823個字符(一段)的輸出，判斷最大值出現(xiàn)的位置，作為段同步位置。然后將該信息加到同步信號發(fā)生器313。同步信號發(fā)生器313在段同步位置產(chǎn)生同步脈沖。如圖3所示，在產(chǎn)生段同步信號的常規(guī)裝置中，因為四字符相關(guān)器305的輸出為四比特，就需要加法器和823字符延遲器來累積該四比特輸出。因此，該裝置的比特分辨率至少是8比特。當(dāng)在ASIC中實現(xiàn)該裝置時，就需要832字符延遲，因此該裝置就需要8比特×832×7個門。因此常規(guī)的裝置為完成其功能需要的門太多。本發(fā)明的目的是提供一種減少HDTV的比特分辨率而不影響其功能的方法和電路，它在相關(guān)器的輸出處使用一個硬件限制器，因此減少該裝置所需要的門數(shù)。本發(fā)明的另一個目的是提供一檢測數(shù)據(jù)段同步信號的方法和電路，在最大值位置來自位置相關(guān)字符時，它利用多個延遲，來減少用于檢測數(shù)據(jù)段同步信號的門數(shù)。為實現(xiàn)本發(fā)明的目的，一個硬件限制器(hardlimiter)加到四字符相關(guān)器的輸出端，以產(chǎn)生數(shù)據(jù)段同步信號，因此減少門數(shù)。另外，由四字符相關(guān)值延遲N個字符的延遲值由字符延遲器累計，該延遲器具有2，4，8，13，16，26，32，52，64，104，208和416的832個系數(shù)的一個，來自累計值的最大值的位置、由四字符相關(guān)值延遲的值按照檢測的值，由具有416，208，104，64，52，32，26，16，13，8，4和2中之一的(832/N)字符延遲器累積。然后，從累計的值檢測到最大值的位置，以產(chǎn)生段同步信號。下面將結(jié)合附圖對本發(fā)明的最佳實施例進(jìn)行描述。圖1顯示了美國的GA-VSBHDTV系統(tǒng)的數(shù)據(jù)格式；圖2顯示了數(shù)據(jù)段同步信號的格式；圖3是常規(guī)HDTV系統(tǒng)中數(shù)據(jù)段同步信號檢測電路的方框圖；圖4是按照本發(fā)明的實施例的GA-VSBHDTV系統(tǒng)的數(shù)據(jù)段同步信號檢測電路的方框圖；圖5是圖4的硬件限制器的電路圖；和圖6是按照本發(fā)明另一個實施例的GA-VSBHDTV系統(tǒng)的數(shù)據(jù)段同步信號檢測電路的方框圖4是按照本發(fā)明的實施例的GA-VSBHDTV系統(tǒng)的數(shù)據(jù)段同步信號檢測電路的方框圖。如圖4所示，本發(fā)明的數(shù)據(jù)段同步信號檢測電路以如此方式/構(gòu)成，即在四字符相關(guān)器305和加法器307之間加入硬件限制器400，以對4bit輸入獲得三電平值的2比特輸出。圖5詳細(xì)顯示了圖4的硬件限制器400的電路。硬件限制器由以下構(gòu)成用于從四字符相關(guān)器305輸出的四比特中分離MSB的分離器501；用于將MSB與電平“0”比較并判斷它們是否相等(A＝B)的第一比較器505；用于將四字符相關(guān)器305的四比特輸出與電平“3”比較并判斷該四比特輸出是否大于電平“3”(A≥B)的第二比較器507；用于合成第一和第二比較器505和507的輸出的合成器503；和用于按照合成器503的輸出選擇電平-1(00)，0(10)和1(11)中一個的多路復(fù)用器509。下面將結(jié)合圖4，圖5和圖6來解釋本發(fā)明的最佳實施例。分離器303從濾波器(未顯示)輸出的八比特中分離出MSB。該MSB在四字符相關(guān)器305中校正。該相關(guān)技術(shù)與常規(guī)的相同，因此省略其解釋。在四字符相關(guān)器305中校正的四比特加到硬件限制器400，如下表1所示。硬件限制器400從四字符相關(guān)器305接收該四比特，并利用包括在圖5中的分離器501來分離其MSB。表1</tables>該MSB被加到第一比較器505，而四字符相關(guān)器305的輸出被加到第二比較器507。第一比較器將MSB與電平“0”比較。這兒，當(dāng)MSB小于電平“0”時，第一比較器505的輸入為“1”，其輸出為“0”。第二比較器507將四字符相關(guān)器305的四比特輸出與電平“3”比較。當(dāng)輸入小于電平“0”時，第二比較器507的輸出為“0”。因此，合成器503的輸出變成00，多路復(fù)用器509選擇輸出“-1”。當(dāng)從四比特字符相關(guān)器305的輸入具有“0”至“3”之間的值時，第一第二比較器505和507的輸出分別為“1”和“0”，對應(yīng)于輸入“10”，多路復(fù)用器509輸出“0”。當(dāng)輸入值大于“3”時，多路復(fù)用器509的輸入變成“11”，因此，它選擇地輸出“1”。圖6是按照本發(fā)明另一個實施例的GA-VSBHDTV系統(tǒng)的數(shù)據(jù)段同步信號檢測電路的方框圖。參考圖6，第一和第二加法器607和605被連接到四字符相關(guān)器305的輸出端。第一加法器607將從四比特字符相關(guān)器305輸出的相關(guān)值與被N字符延遲器601即第一字符延遲器以段為單元延遲的所有字符值相加，并累計它們。第一加法器607的輸出被加到第一最大值檢測器603。第一最大值檢測器603檢測由第一加法器607累計的字符值的最大值的位置。第一最大值檢測器603的輸出被加到(832/N)字符延遲器617即第二字符延遲器。第二加法器605將四比特字符相關(guān)器305的相關(guān)值與(832/N)字符延遲器617的輸出值相加，并利用來自第一最大值檢測器603的最大值位置檢測控制信號，只累計對應(yīng)于檢測到相關(guān)值的最大值的位置的值。即第一最大值檢測器603在每個長度產(chǎn)生的一個段中來檢測最大值的位置。對應(yīng)于最大值位置的檢測值作為(832/N)字符延遲器617的控制信號提供。當(dāng)啟動控制信號時，(832/N)字符延遲器617在該啟動周期期間選擇這些值。這些選擇的值在第二加法器605中累計，然后加到第二最大值檢測器609。當(dāng)?shù)诙畲笾禉z測器609從第二加法器605累計的值中選擇最大值并將它加到同步信號發(fā)生器313時，在最大值位置處產(chǎn)生同步信號。對于N字符延遲器601和(832/N)字符延遲器617的第一和第二字符延遲，N可以是13，16，32和64中的一個，它是832的因數(shù)。例如，當(dāng)N字符延遲器601是13字符延遲時，(832/N)字符延遲器617是64字符延遲。因此，在N＝64的情況下，13(＝832/N)個字符位置相關(guān)值1，65，129，193，257…769是在832字符之后被輸入到64移位寄存器的第一寄存器。類似地，具有64字符間隔的13個字符相關(guān)值可以在其余63個寄存器中的每個中累計。對于本發(fā)明的上述電路，當(dāng)N值被指定為832的一個因數(shù)(2，4，8，13，16，26，32，52，64，104，208，416)時，所需寄存器的數(shù)量(K)可由下式表示K＝N+(832/N)，而不象常規(guī)電路需要832個寄存器來處理832個字符。即當(dāng)N為2，K＝2+(832/2)＝418，而當(dāng)N為416時，K＝416+(832/416)。因此，寄存器的數(shù)量可減少到50％，也就減少了ASIC電路中所需的門數(shù)。如上所述，在本發(fā)明的數(shù)據(jù)段同步信號檢測電路中，利用硬件限制器，對于四比特輸入可獲得兩比特輸出，它被加到由加法器和一段延遲器組成的累計器。從實驗的結(jié)果得知，當(dāng)SNR＝0dB時，可以肯定，當(dāng)在段同步位置的累計校正結(jié)果高于8時，能產(chǎn)生正確的段同步信號。即，對于累計結(jié)果，大致6比特足以。因此，在ASIC電路中所需的門數(shù)變成大約6比特×832×7比特＝34,944。即，從常規(guī)電路所需的門數(shù)中大約可減少12,000個門。另外，該裝置的比特分辨率也被減少，簡化了其它操作的復(fù)雜性。本發(fā)明的數(shù)據(jù)段同步信號檢測電路劃分并處理段的延遲。即首先累計所有的段，在一個段字符中檢測每個字符的最大值的位置，對應(yīng)于該位置的字符值再次被累計，從二次累計值檢測最大值的位置，由此產(chǎn)生同步信號。因此，對于一個段的位置相關(guān)字符不需要累計和處理整個字符值。當(dāng)在ASIC中實現(xiàn)時，可顯著地減少檢測數(shù)據(jù)段同步信號電路的門數(shù)。因此，應(yīng)該理解本發(fā)明并不限制于作為實施本發(fā)明的最好模式的具體實施例中，也不限制于本說明書的具體說明中，本發(fā)明的范圍由本發(fā)明的權(quán)利要求限定。權(quán)利要求1.一種數(shù)據(jù)段同步信號檢測電路，包括將一個硬件限制器加在四比特字符相關(guān)器和加法器之間，以對四比特輸入獲得三電平的二比特輸出值。2.按照權(quán)利要求1的電路，其中，該硬件限制器包括分離器，用于從四比特字符相關(guān)器輸出的四比特輸出中分離MSB；第一比較器，用于將該MSB與電平“0”比較并判斷它們是否相等；第二比較器，用于將四比特字符相關(guān)器的四比特輸出與電平“3”比較并判斷該四比特字符相關(guān)器的輸出是否大于電平“3”；合成器，用于合成第一和第二比較器的輸出；和多路復(fù)用器，用于按照合成器的輸出選擇電平-1(00)，0(10)和1(11)中的一個。3.一種檢測HDTV系統(tǒng)中數(shù)據(jù)段同步信號的方法，包括從該數(shù)據(jù)中獲得對應(yīng)于預(yù)定位置的相關(guān)值，以N字符為單元延遲，然后被累計，N為一段的832字符的因數(shù)，以檢測對應(yīng)于最大值位置的第一位置，按照檢測的第一值，從該段字符中選擇相應(yīng)的位置相關(guān)值，延遲832/N，該延遲的值被累計，然后按照檢測到的與最大值位置對應(yīng)的第一值產(chǎn)生段同步信號。4.按照權(quán)利要求3的方法，其中，N為2，4，8，13，16，26，32，52，64，104，208，416中的一個。5.按照權(quán)利要求3的方法，其中，N為416，208，104，64，52，32，26，16，13，8，4和2中的一個。6.一種檢測HDTV系統(tǒng)中數(shù)據(jù)段同步信號的電路，該電路包括字符相關(guān)器，用于從接收的數(shù)據(jù)中分離MSB；第一字符延遲器，用于將字符相關(guān)器的輸出延遲一段字符數(shù)的因數(shù)N；第一加法器，用于將第一字符延遲器延遲的值與字符相關(guān)器的輸出相加，并累計它們；第一最大值位置檢測器，用于從第一加法器的累計輸出值中檢測最大值的位置；第二字符延遲器，用于按照由第一最大值位置檢測器檢測的值將字符相關(guān)器的輸出延遲(一段字符)/N；第二加法器，用于將由第二字符延遲器延遲的值與字符相關(guān)器的輸出相加，并累計它們；第二最大值位置檢測器，用于從第二加法器的累計輸出值中檢測最大值的位置；和同步信號發(fā)生器，用于按照第二最大值位置檢測器的輸出來產(chǎn)生段同步信號。7.按照權(quán)利要求6的電路，其中，第一字符延遲器的N為2，4，8，13，16，26，32，52，64，104，208和416中832系數(shù)中的一個。8.按照權(quán)利要求6的電路，其中，第二字符延遲器的(一段字符)/N為系數(shù)416，208，104，64，52，32，26，16，13，8，4和2中的一個。全文摘要一種數(shù)據(jù)段同步信號檢測電路,其以如此方式構(gòu)成,即在四字符相關(guān)器和加法器之間加入硬件限制器以對四比特輸入獲得三電平的二比特輸出,另外,當(dāng)從位置相關(guān)字符中檢測到最大值的位置時,利用多個延遲使在ASIC中實現(xiàn)一段延遲所需的門數(shù)比常規(guī)電路減少了50%,比特分辨率被減少,以減少操作的復(fù)雜性。文檔編號H04N7/015GK1170313SQ9711298公開日1998年1月14日申請日期1997年6月13日優(yōu)先權(quán)日1996年6月17日發(fā)明者申賢秀,韓東錫申請人:三星電子株式會社