專利名稱：：帶圖象存儲和灰度解碼輸出的掃描器件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種帶圖象存儲和灰度解碼輸出的掃描器件，屬于掃描裝置的
技術(shù)領(lǐng)域：
。所謂帶圖象存儲和灰度解碼輸出的掃描器件是指在該器件內(nèi)可以存儲其掃描控制范圍內(nèi)的圖象數(shù)據(jù)，當(dāng)這些數(shù)據(jù)輸出時按照掃描順序進(jìn)行灰度解碼輸出，在它控制的LED(發(fā)光半導(dǎo)體)顯示屏上可以顯示有層次的圖象。該器件具有圖象數(shù)據(jù)處理簡單，圖象存儲地址可以和計(jì)算機(jī)內(nèi)存統(tǒng)一編址，數(shù)據(jù)寫入與圖象顯示互不干擾，圖象顯示穩(wěn)定、層次豐富的優(yōu)點(diǎn)。它包括輸入控制電路、輸出控制電路、雙端口靜態(tài)存儲器、解碼校正電路和輸出矩陣電路?，F(xiàn)有LED顯示屏使用的掃描器件是由通用寄存器代替，圖2是一種典型的使用8位串型移入串／并輸出寄存器74HC595作為掃描器件的1／16動態(tài)掃描LED點(diǎn)陣顯示屏掃描器電路?？梢钥闯雒匡@示一場圖象，74HC595內(nèi)的數(shù)據(jù)就要被刷新16次。如果顯示16級灰度的圖象，每一級灰度都需要顯示一場圖象的話，就需要將74HC595的刷新頻率在現(xiàn)有基礎(chǔ)上提高16倍。只有當(dāng)掃描頻率達(dá)到每秒鐘60場時，人的眼睛才能看到一個基本穩(wěn)定的圖象。實(shí)際上單位時間內(nèi)掃描場數(shù)越多圖象就越穩(wěn)定，灰度等級越高圖象層次就越豐富。利用圖2所示電路組成128×128點(diǎn)陣LED顯示屏，按照下列公式計(jì)算可以看到不同的掃描場數(shù)和不同的灰度等級條件74HC595的刷新頻率變化。fm=m×n×ft×w其中fm為刷新頻率，m、n為LED顯示屏行列點(diǎn)數(shù)，ft為每秒顯示場數(shù)，w為灰度等級；已知m×n=128×128fm赫茲(Hz)附表1<tablesid="table1"num="001"><table>16級灰度64級灰度128級灰度256級灰度60場／秒15，728，64062，914，560125，829，120251，658，240120場／秒31，457，280125，829，120251，658，240503，316，480240場／秒62，914，560251，658，240503，316，4801，006，632，960</table></tables>采用常規(guī)的邏輯器件，HC系列時鐘頻率最高只能達(dá)到30兆赫。由附表1可知，圖2所示結(jié)構(gòu)所采用的掃描器件只能進(jìn)行16級灰度、60場／秒的圖象顯示，在此基礎(chǔ)上提高顯示灰度等級和掃描場數(shù)受到了元器件的限制。因此，如何提高掃描場數(shù)和灰度等級，同時盡可能降低刷新頻率fm是掃描裝置
技術(shù)領(lǐng)域：
一個難題，亟待解決。本發(fā)明的目地是要提供一種帶圖象存儲和灰度解碼輸出的掃描器件，在它內(nèi)部有512字節(jié)雙端口靜態(tài)存儲器，相互獨(dú)立的輸入、輸出控制電路，解碼校正電路和灰度解碼輸出矩陣電路。使用這種掃描器件的LED顯示屏可以提高每秒鐘刷新場數(shù)，提高顯示灰度，容易與計(jì)算機(jī)多媒體部件連接，從而徹底解決了LED顯示屏的灰度顯示問題。本發(fā)明的目的是這樣實(shí)現(xiàn)的1掃描器件是由六個電路單元及外部管腳組成。它們分別是輸入控制電路單元U1、輸出控制電路單元U2、圖象存儲電路單元U3、解碼校正電路單元U4、輸出矩陣電路單元U5U6；輸入控制管腳WR、ADDR0、ADDR1、ID0、ID1、CS、HS、VS，輸出控制管腳ROW0～ROW4、ICLK、OPUL、OPULEN，數(shù)據(jù)輸入管腳D0～D7，校正選擇管腳S0、S1，輸出管腳DOUT0～DOUT15及MOD、TSTEN。U1的WR、ADDR、ADDR[1]、ID、ID[1]、CS、HS、VS與輸入控制管腳對應(yīng)連接，U1的SADDR～SADDR[8]與U3的WA～WA[8]對應(yīng)連接，U1的WEN與U3的WEB端連接。U2的ROW0～ROW4、ICLK、OPUL、OPULEN與輸出控制管腳對應(yīng)連接，U2的DEB～DEB[4]與U3的RA[4]～RA[8]對應(yīng)連接，U2的CO～CO[3]與U3的RA～RA[3]對應(yīng)連接，U2的CO～CO[7]與U5U6的W～W[7]對應(yīng)連接，U2的OCLK與U5U6的CLK連接，U2的A與U5的SEL連接，U2的B與U6的SEL連接。U3的WA～WA[8]和RA～RA[8]與U1、U2連接之外，DI～DI[7]與數(shù)據(jù)輸入管腳對應(yīng)連接，U3的DO～D0[7]與U4的DIN～DIN[7]對應(yīng)連接，U3的OEB、REB接地。U4的DIN～DIN[7]與U3連接之外，S0、S1與校正選擇管腳對應(yīng)連接，OUT～OUT[7]與U5U6的AO～AO[7]對應(yīng)連接。U5的AO～AO[7]、W～W[7]、SEL、CLK與U2、U4連接之外，MOD、TSTEN與管腳MOD、TSTEN對應(yīng)連接，U5的DOUT～DOUT[7]與輸出管腳DOUT0～DOUT7對應(yīng)連接。U6的AO～AO[7]、W～W[7]、SEL、CLK與U2、U4連接之外，MOD、TSTEN與管腳MOD、TSTEN對應(yīng)連接，U6的DOUT～DOUT[7]與輸出管腳DOUT8～DOUT15對應(yīng)連接。2輸入控制電路單元U1是由5位并行計(jì)數(shù)器U1-A，6位并行計(jì)數(shù)器U1-B，4輸入或門U1-1，3輸入或門U1-2，2輸入或門U1-3，2輸入與門U1-4，2輸入異或門U1-5、U1-6連接組成。WR與U1-1的1端連接，ADDR[1]、ID[1]與U1-5的1、2端分別連接，U1-5的3端與U1-2的1端連接，ADDR、ID與U1-6的1、2端分別連接，U1-6的3端與U1-2的2端連接，CS與U1-2的3端連接，U1-2的4端與U1-1的2端連接，HS與U1-3的1端連接，U1-B3的Q[5]與U1-3的2端、U1-1的3端連接，U1-3的3端與U1-4的1端、U1-B的CLK連接，VS與U1-4的2端、U1-B的CDN連接，U1-4的3端與U1-A的CDN連接，U1-A的Q[4]與U1-1的4端連接，U1-1的5端與U1-A的CLK、WEN連接，U1-A的Q～Q[3]與SADDR～SADDR[3]對應(yīng)連接，U1-B的Q～Q[4]與SADDR[4]～SADDR[8]對應(yīng)連接。3輸出控制電路單元U2由延時控制電路U2-A，加一電路U2-B，8位并行計(jì)數(shù)器U2-C，反相門U2-1、U2-2、U2-3，2輸入或門U2-4、U2-5、U2-6、U2-7，2輸入與門U2-8，4輸入與非門U2-9連接組成。ROW0～ROW4與U2-A的C0～C4、U2-B的DI～DI[4]對應(yīng)連接，U2-A的CS與U2-4的1端連接，OPUL與U2-5的1端連接，OPULEN與U2-3的1端、U2-5的2端連接，U2-3的2端與U2-4的2端連接，U2-4的3端與U2-8的1端連接，U2-5的3端與U2-8的2端連接，U2-8的3端與U2-C的CDN連接，ICLK與U2-C的CLK、OCLK連接，U2-C的Q[3]與U2-1的1端、U2-7的1端連接，U2-C的Q[4]與U2-2的1端連接，U2-2的2端與U2-9的1端連接，U2-C的Q[5]、Q[6]、Q[7]與U2-9的2、3、4端分別連接，U2-9的5端與U2-6的2端、U2-7的2端連接，U2-B的DO～DO[4]與DEB～DEB[4]對應(yīng)連接，U2-C的Q～Q[7]與C0～C0[7]對應(yīng)連接，U2-8的3端與B連接，U2-7的3端與A連接。4解碼校正電路單元U4由4／8解碼器U4-A，5／8解碼器U4-B，6／8解碼器U4-C，雙4選一器件U4-D、U4-E、U4-F、U4-G連接組成。DIN～DIN[3]分別與U4-A的IO～I(xiàn)O[3]連接，DIN～DIN[4]分別與U4-B的I1～I(xiàn)1[4]連接，DIN～DIN[5]分別與U4-C的I2～I(xiàn)2[5]連接，U4-D、U4-E、U4-F、U4-G的1C0、2C0與U4-A的O0[7]～O0對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C1、2C1與U4-B的O1[7]～O1對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C2、2C2與U4-C的O2[7]～O2對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C3、2C3與DIN[7]～DIN對應(yīng)連接，S0、S1分別與U4-D、U4-E、U4-F、U4-G的A、B連接，U4-D、U4-E、U4-F、U4-G的1Y、2Y分別對應(yīng)連接OUT[7]～OUT，U4-D、U4-E、U4-F、U4-G的1G、2G接地。5輸出矩陣電路單元U5U6使用脈沖寬度調(diào)制器U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H和3／8譯碼器U5-I連接組成。AO～AO[7]與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的A～A[7]對應(yīng)連接，W～W[7]與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的B～B[7]對應(yīng)連接，W～W[2]與U5-I的A、B、C對應(yīng)連接，SEL與U5-I的G1連接，MOD、CLK、TSTEN與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的MOD、CLK、TSTEN對應(yīng)連接，U5-I的Y0～Y7分別與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的EN連接，AO～AO[7]分別與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的TSTIN連接，U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的OP分別連接DOUT～DOUT[7]。6延時控制電路U2-A由15ns延時器U2-D、U2-E、U2-F、U2-G、U2-H，2輸入異或門U2-10、U2-11、U2-12、U2-13、U2-14，3輸入或門U2-15、U2-16，2輸入或非門U2-17連接組成。C0與U2-D的1端、U2-10的2端連接，U2-D的2端與U2-10的1端連接，C1與U2-E的3端、U2-11的2端連接，U2-E的4端與U2-11的1端連接，C2與U2-F的5端、U2-12的2端連接，U2-F的6端與U2-12的1端連接，C3與U2-G的7端、U2-13的2端連接，U2-G的8端與U2-13的1端連接，C4與U2-H的9端、U2-14的2端連接，U2-H的10端與U2-14的1端連接，U2-10的3端與U2-15的1端連接，U2-11的3端與U2-15的2端連接，U2-12的3端與U2-15的3端連接，U2-13的3端與U2-16的1端連接，U2-14的3端與U2-16的2端連接，U2-16的3端接地，U2-15的4端與U2-17的1端連接，U2-16的4端與U2-17的2端連接，U2-17的3端與CS連接。7加一電路U2-B由反相器U2-18、U2-19、U2-20，2輸入異或門U2-21，2輸入同或門U2-22、U2-23、U2-24，2輸入與非門U2-25、U2-26、U2-27連接組成。DI與U2-18的1端、U2-21的2端、U2-25的2端連接，DI[1]與U2-21的1端、U2-25的1端連接，DI[2]與U2-22的1端、U2-26的1端連接，DI[3]與U2-23的1端、U2-27的2端連接，DI[4]與U2-24的1端連接，U2-25的3端與U2-22的2端、U2-19的1端連接，U2-19的2端與U2-26的2端連接，U2-26的3端與U2-23的2端、U2-20的1端連接，U2-20的2端與U2-20的1端連接，U2-27的3端與U2-24的2端連接，U2-18的2端與DO連接，U2-21的3端與DO[1]連接，U2-22的3端與DO[2]連接，U2-23的3端與DO[3]連接，U2-24的3端與DO[4]連接。圖1掃描器件的電路1-A輸入控制電路的電路1-B輸出控制電路的電路1-C解碼校正電路的電路1-D輸出矩陣電路的電路1-B-A延時控制電路的電路1-B-B加一電路的電路圖茲結(jié)合附圖對帶圖象存儲和灰度解碼輸出的掃描器件的結(jié)構(gòu)和電路圖敘述如下。由圖1，帶圖象存儲和灰度解碼輸出的掃描器件是由六個電路單元及外部管腳組成。它們分別是輸入控制電路單元U1、輸出控制電路單元U2、圖象存儲電路單元U3、解碼校正電路單元U4、輸出矩陣電路單元U5U6；輸入控制管腳WR、ADDR0、ADDR1、ID0、IDI、CS、HS、VS，輸出控制管腳ROW0～ROW4、ICLK、OPUL、OPULEN，數(shù)據(jù)輸入管腳D0～D7，校正選擇管腳S0、S1，輸出管腳DOUT0～DOUT15及MOD、TSTEN。U1的WR、ADDR、ADDR[1]、ID、ID[1]、CS、HS、VS與輸入控制管腳對應(yīng)連接，U1的SADDR～SADDR[8]與U3的WA～WA[8]對應(yīng)連接，U1的WEN與U3的WEB端連接。U2的ROW0～ROW4、ICLK、OPUL、OPULEN與輸出控制管腳對應(yīng)連接，U2的DEB～DEB[4]與U3的RA[4]～RA[8]對應(yīng)連接，U2的CO～CO[3]與U3的RA～RA[3]對應(yīng)連接，U2的CO～CO[7]與U5U6的W～W[7]對應(yīng)連接，U2的OCLK與U5U6的CLK連接，U2的A與U5的SEL連接，U2的B與U6的SEL連接。U3的WA～WA[8]和RA～RA[8]與U1、U2連接之外，DI～DI[7]與數(shù)據(jù)輸入管腳對應(yīng)連接，U3的DO～D0[7]與U4的DIN～DIN[7]對應(yīng)連接，U3的OEB、REB接地。U4的DIN～DIN[7]與U3連接之外，S0、S1與校正選擇管腳對應(yīng)連接，OUT～OUT[7]與U5U6的AO～AO[7]對應(yīng)連接。U5的AO～AO[7]、W～W[7]、SEL、CLK與U2、U4連接之外，MOD、TSTEN與管腳MOD、TSTEN對應(yīng)連接，U5的DOUT～DOUT[7]與輸出管腳DOUT0～DOUT7對應(yīng)連接。U6的AO～AO[7]、W～W[7]、SEL、CLK與U2、U4連接之外，MOD、TSTEN與管腳MOD、TSTEN對應(yīng)連接，U6的DOUT～DOUT[7]與輸出管腳DOUT8～DOUT15對應(yīng)連接。掃描器件采用的雙端口靜態(tài)存儲器U3型號為CC2P1T，寫入地址由輸入控制電路U1的SADDR～SADDR[8]組成。數(shù)據(jù)通過管腳D0～D7送到存儲器U3的數(shù)據(jù)輸入口DI～DI[7]，讀出地址由輸出控制電路U2的CO～CO[3]、DEB～DEB[4]組成，U3的數(shù)據(jù)輸出DO～D[7]接解碼校正電路U4的數(shù)據(jù)輸入端DIN～DIN[7]，U3的數(shù)據(jù)讀出控制位REB和輸出允許位OEB接地可以使U3的數(shù)據(jù)輸出隨讀出地址變化而保持連續(xù)變化。由圖1-A，輸入控制電路單元U1是由5位并行計(jì)數(shù)器U1-A，6位并行計(jì)數(shù)器U1-B，4輸入或門U1-1，3輸入或門U1-2，2輸入或門U1-3，2輸入與門U1-4，2輸入異或門U1-5、U1-6連接組成。WR與U1-1的1端連接，ADDR[1]、ID[1]與U1-5的1、2端分別連接，U1-5的3端與U1-2的1端連接，ADDR、ID與U1-6的1、2端分別連接，U1-6的3端與U1-2的2端連接，CS與U1-2的3端連接，U1-2的4端與U1-1的2端連接，HS與U1-3的1端連接，U1-B的Q[5]與U1-3的2端-U1-1的3端連接，U1-3的3端與U1-4的1端、U1-B的CLK連接，VS與U1-4的2端、U1-B的CDN連接，U1-4的3端與U1-A的CDN連接，U1-A的Q[4]與U1-1的4端連接，U1-1的5端與U1-A的CLK、WEN連接，U1-A的Q～Q[3]與SADDR-SADDR[3]對應(yīng)連接，U1-B的Q～Q[4]與SADDR[4]～SADDR[8]對應(yīng)連接。U1-1型號OR04，U1-2型號OR03U1-3型號OR02，U1-4型號AN02U1-5型號XO02，U1-6型號XO02U1-A型號COU5CDNU1-B型號COU6CDN輸入控制電路U1，是由使用2輸入異或門U1-5、U1-6和3輸入或門U1-2組成地址比較電路，使用5位并行計(jì)數(shù)器U1-A的低4位Q～Q[3]和6位并行計(jì)數(shù)器U1-B的低5位Q～Q[4]組成U3的寫入地址SADDR～SADDR[8]。當(dāng)ADDRADDR[1]與IDID[1]相等、CS為低電平時允許WR通過4輸入或門U1-1的5端控制U3的WEB同時驅(qū)動5位并行計(jì)數(shù)器U1-A的時鐘CLK使其進(jìn)行加一。當(dāng)U1-A計(jì)滿16后Q[4]輸出的高電平將關(guān)閉U1-1使WR信號不能通過U1-1。HS通過2輸入或門U1-3和2輸入與門U1-4控制U1-A的清零位CDN和U1-B的時鐘CLK。當(dāng)VS為高電平時，HS的高低高電平變化將U1-A清零并且恢復(fù)其計(jì)數(shù)狀態(tài)，同時使U1-B加一。當(dāng)U1-B計(jì)滿32后，U1-B的Q[5]輸出的高電平將關(guān)閉U1-1和U1-3使得WR和HS均不能起作用。VS的高低高電平變化將U1-A和U1-B清零，使WR和HS進(jìn)入允許狀態(tài)。設(shè)計(jì)地址比較電路的目的是使掃描器件的電路結(jié)構(gòu)便于擴(kuò)充連接，利用HS控制寫入地址的低4位和利用VS控制寫入地址的高5位的目的是便于本結(jié)構(gòu)與計(jì)算機(jī)多媒體視頻信號連接。由圖1-B，輸出控制電路單元U2由延時控制電路U2-A，加一電路U2-B，8位并行計(jì)數(shù)器U2-C，反相門U2-1、U2-2、U2-3，2輸入或門U2-4、U2-5、U2-6、U2-7，2輸入與門U2-8，4輸入與非門U2-9連接組成。ROW0～ROW4與U2-A的C0～C4、U2-B的DI～DI[4]對應(yīng)連接，U2-A的CS與U2-4的1端連接，OPUL與U2-5的1端連接，OPULEN與U2-3的1端、U2-5的2端連接，U2-3的2端與U2-4的2端連接，U2-4的3端與U2-8的1端連接，U2-5的3端與U2-8的2端連接，U2-8的3端與U2-C的CDN連接，ICLK與U2-C的CLK、OCLK連接，U2-C的Q[3]與U2-1的1端、U2-7的1端連接，U2-C的Q[4]與U2-2的1端連接，U2-2的2端與U2-9的1端連接，U2-C的Q[5]、Q[6]、Q[7]與U2-9的2、3、4端分別連接，U2-9的5端與U2-6的2端、U2-7的2端連接，U2-B的DO～DO[4]與DEB～DEB[4]對應(yīng)連接，U2-C的Q～Q[7]與CO～CO[7]對應(yīng)連接，U2-8的3端與B連接，U2-7的3端與A連接。U2-1型號IN01，U2-2型號IN01，U2-3型號IN01U2-4型號OR02，U2-5型號OR02，U2-6型號OR02U2-7型號OR02，U2-8型號OR02，U2-9型號NA04U2-A為延時電路，U2-B為加一電路，U2-C型號COU8CDN輸出控制電路U2，使用延時電路U2-A的目的是當(dāng)ROW0～ROW4的任何一個信號發(fā)生高低電平變化時U2-A的輸出CS都會產(chǎn)生一個高低高的電平變化將8位并行計(jì)數(shù)器U2-C清零并且重新啟動一個新的解碼輸出周期。延時電路U2-A(圖1-B-A)利用異或邏輯原理當(dāng)C0～C4分別通過延時元件U2-D～U2-H接到2輸入異或門U2-10～U2-14的1、2端，當(dāng)C0～C4發(fā)生電平變化時，由于延時元件的作用，在異或門的輸出就會產(chǎn)生一個低高低電平變化，通過3輸入或門U2-15、U2-16及2輸入或非門U2-17輸出。U2結(jié)構(gòu)中，OPUL的作用是利用ROW0～ROW4的任何一個信號發(fā)生高低電平變化時OPUL的低電平產(chǎn)生消隱作用可以控制LED顯示屏亮度。OPULEN是選擇信號控制線，當(dāng)OPULEN為低電平時，選擇OPUL功能，關(guān)閉U2-A的CS輸出，反之亦然。加一電路U2-B(圖1-B-B)的功能是當(dāng)ROW0～ROW4通過該電路進(jìn)行二進(jìn)制加一后輸出DEB～DEB[4]。門電路U2-1、U2-2、U2-7、U2-8和U2-9的作用是當(dāng)8位并行計(jì)數(shù)器U2-C輸出Q[7]～Q[4]為1110時Q[3]為0時A輸出低電平B輸出高電平、Q[3]為1時A輸出高電平B輸出低電平，U2-C輸出的另外一個作用是作為輸出矩陣U5U6的灰度解碼比較器基值。ICLK為U2-C的計(jì)數(shù)時鐘。由圖1-C，解碼校正電路單元U4由4／8解碼器U4-A，5／8解碼器U4-B，6／8解碼器U4-C，雙4選一器件U4-D、U4-E、U4-F、U4-G連接組成。DIN～DIN[3]分別與U4-A的I0～I(xiàn)0[3]連接，DIN～DIN[4]分別與U4-B的I1～I(xiàn)1[4]連接，DIN～DIN[5]分別與U4-C的I2～I(xiàn)2[5]連接，U4-D、U4-E、U4-F、U4-G的1C0、2C0與U4-A的O0[7]～O0對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C1、2C1與U4-B的O1[7]～O1對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C2、2C2與U4-C的O2[7]～O2對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C3、2C3與DIN[7]～DIN對應(yīng)連接，S0、S1分別與U4-D、U4-E、U4-F、U4-G的A、B連接，U4-D、U4-E、U4-F、U4-G的1Y、2Y分別對應(yīng)連接OUT[7]～OUT，U4-D、U4-E、U4-F、U4-G的1G、2G接地。U4-A型號SB-16T256，U4-B型號SB-32T256U4-C型號SB-64T256U4-D型號LS153，U4-E型號LS153U4-F型號LS153，U4-G型號LS153解碼校正電路U4，使用4／8校正器U4-A、5／8校正器U4-B、6／8校正器U4-C，目的在于當(dāng)圖象數(shù)據(jù)來源為灰度16級、32級或64級時將其校正到灰度256級，充分利用256級灰度解碼能力提高圖象對比度。S0、S1控制雙4選1器件U4-D～U4-G，選擇灰度16級、32級、64級或256級到OUT～OUT[7]輸出。由圖1-D，輸出矩陣電路U5U6，是由脈沖寬度調(diào)制器U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H和3／8譯碼器U5-I連接組成。AO～AO[7]與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的A～A[7]對應(yīng)連接，W～W[7]與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的B～B[7]對應(yīng)連接，W～W[2]與U5-I的A、B、C對應(yīng)連接，SEL與U5-I的G1連接，MOD、CLK、TSTEN與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的MOD、CLK、TSTEN對應(yīng)連接，U5-I的Y0～Y7分別與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的EN連接，AO～AO[7]分別與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的TSTIN連接，U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的OP分別連接DOUT～DOUT[7]。U5-A型號SB-PWM256，U5-B型號SB-PWM256，U5-C型號SB-PWM256，U5-D型號SB-PWM256，U5-E型號SB-PWM256，U5-F型號SB-PWM256，U5-G型號SB-PWM256，U5-H型號SB-PWM256，U5-I型號LS138輸出矩陣電路U5U6，使用脈沖寬度調(diào)制器U5-A～U5-H作為灰度解碼及驅(qū)動輸出。數(shù)據(jù)線AO～AO[7]連接U5-A～U5-H的A～A[7]，比較器基值信號線W～W[7]連接U5-A～U5-H的B～B[7]。3／8譯碼器U5-I的作用是利用比較器基值的低3位W～W[2]和SEL信號線，分別將數(shù)據(jù)AO～AO[7]送入解碼器U5-A～U5-H。MOD信號線連接到解碼器U5-A～U5-H的MOD位，控制解碼器輸出產(chǎn)生180度相位變化。TSTEN信號線的作用是便于掃描器件的生產(chǎn)測試。由圖1-B-A，延時控制電路U2-A由15ns延時器U2-D、U2-E、U2-F、U2-G、U2-H，2輸入異或門U2-10、U2-11、U2-12、U2-13、U2-14，3輸入或門U2-15、U2-16，2輸入或非門U2-17連接組成。C0與U2-D的1端、U2-10的2端連接，U2-D的2端與U2-10的1端連接，C1與U2-E的3端、U2-11的2端連接，U2-E的4端與U2-11的1端連接，C2與U2-F的5端、U2-12的2端連接，U2-F的6端與U2-12的1端連接，C3與U2-G的7端、U2-13的2端連接，U2-G的8端與U2-13的1端連接，C4與U2-H的9端、U2-14的2端連接，U2-H的10端與U2-14的1端連接，U2-10的3端與U2-15的1端連接，U2-11的3端與U2-15的2端連接，U2-12的3端與U2-15的3端連接，U2-13的3端與U2-16的1端連接，U2-14的3端與U2-16的2端連接，U2-16的3端接地，U2-15的4端與U2-17的1端連接，U2-16的4端與U2-17的2端連接，U2-17的3端與CS連接。U2-D型號SB-D15N，U2-E型號SB-D15N，U2-F型號SB-D15N，U2-G型號SB-D15N，U2-H型號SB-D15N，U2-10型號XO02，U2-11型號XO02，U2-12型號XO02，U2-13型號XO02，U2-14型號XO02，U2-15型號OR03，U2-16型號OR03，U2-17型號NR02由圖1-B-B，加一電路U2-B由反相器U2-18、U2-19、U2-20，2輸入異或門U2-21，2輸入同或門U2-22、U2-23、U2-24，2輸入與非門U2-25、U2-26、U2-27連接組成。DI與U2-18的1端、U2-21的2端、U2-25的2端連接，DI[1]與U2-21的1端、U2-25的1端連接，DI[2]與U2-22的1端、U2-26的1端連接，DI[3]與U2-23的1端、U2-27的2端連接，DI[4]與U2-24的1端連接，U2-25的3端與U2-22的2端、U2-19的1端連接，U2-19的2端與U2-26的2端連接，U2-26的3端與U2-23的2端、U2-20的1端連接，U2-20的2端與U2-20的1端連接，U2-27的3端與U2-24的2端連接，U2-18的2端與DO連接，U2-21的3端與DO[1]連接，U2-22的3端與DO[2]連接，U2-23的3端與DO[3]連接，U2-24的3端與DO[4]連接。U2-18型號IN01，U2-19型號IN01，U2-20型號IN01，U2-21型號XO02，U2-22型號XN02，U2-23型號XN02，U2-24型號XN02，U2-25型號NA02，U2-26型號NA02，U2-27型號NA02，與現(xiàn)有技術(shù)相比，帶圖象存儲和灰度解碼輸出的掃描器件具有下列優(yōu)點(diǎn)①數(shù)據(jù)存儲量更大。②圖象顯示更加穩(wěn)定。③圖象層次更加豐富。④動態(tài)掃描范圍靈活。⑤結(jié)構(gòu)設(shè)計(jì)更加簡單。權(quán)利要求一種帶圖象存儲和灰度解碼的掃描器件，其特征在于1掃描器件是由六個電路單元及外部管腳組成。它們分別是輸入控制電路單元U1、輸出控制電路單元U2、圖象存儲電路單元U3、解碼校正電路單元U4、輸出矩陣電路單元U5U6；輸入控制管腳WR、ADDR0、ADDR1、ID0、ID1、CS、HS、VS，輸出控制管腳ROW0～ROW4、ICLK、OPUL、OPULEN，數(shù)據(jù)輸入管腳D0～D7，校正選擇管腳S0、S1，輸出管腳DOUT0～DOUT15及MOD、TSTEN，U1的WR、ADDR、ADDR[1]、ID、ID[1]、CS、HS、VS與輸入控制管腳對應(yīng)連接，U1的SADDR～SADDR[8]與U3的WA～WA[8]對應(yīng)連接，U1的WEN與U3的WEB端連接，U2的ROW0～ROW4、ICLK、OPUL、OPULEN與輸出控制管腳對應(yīng)連接，U2的DEB～DEB[4]與U3的RA[4]～RA[8]對應(yīng)連接，U2的CO～CO[3]與U3的RA～RA[3]對應(yīng)連接，U2的CO～CO[7]與U5U6的W～W[7]對應(yīng)連接，U2的OCLK與U5U6的CLK連接，U2的A與U5的SEL連接，U2的B與U6的SEL連接，U3的WA～WA[8]和RA～RA[8]與U1、U2連接之外，DI～DI[7]與數(shù)據(jù)輸入管腳對應(yīng)連接，U3的DO～D0[7]與U4的DIN～DIN[7]對應(yīng)連接，U3的OEB、REB接地，U4的DIN～DIN[7]與U3連接之外，S0、S1與校正選擇管腳對應(yīng)連接，OUT～OUT[7]與U5U6的AO～AO[7]對應(yīng)連接，U5的AO～AO[7]、W～W[7]、SEL、CLK與U2、U4連接之外，MOD、TSTEN與管腳MOD、TSTEN對應(yīng)連接，U5的DOUT～DOUT[7]與輸出管腳DOUT0～DOUT7對應(yīng)連接，U6的AO～AO[7]、W～W[7]、SEL、CLK與U2、U4連接之外，MOD、TSTEN與管腳MOD、TSTEN對應(yīng)連接，U6的DOUT～DOUT[7]與輸出管腳DOUT8～DOUT15對應(yīng)連接。2根據(jù)權(quán)利要求1所述的器件，其特征在于輸入控制電路單元U1是由5位并行計(jì)數(shù)器U1-A，6位并行計(jì)數(shù)器U1-B，4輸入或門U1-1，3輸入或門U1-2，2輸入或門U1-3，2輸入與門U1-4，2輸入異或門U1-5、U1-6連接組成，WR與U1-1的1端連接，ADDR[1]、ID[1]與U1-5的1、2端分別連接，U1-5的3端與U1-2的1端連接，ADDR、ID與U1-6的1、2端分別連接，U1-6的3端與U1-2的2端連接，CS與U1-2的3端連接，U1-2的4端與U1-1的2端連接，HS與U1-3的1端連接，U1-B的Q[5]與U1-3的2端、U1-1的3端連接，U1-3的3端與U1-4的1端、U1-B的CLK連接，VS與U1-4的2端、U1-B的CDN連接，U1-4的3端與U1-A的CDN連接，U1-A的Q[4]與U1-1的4端連接，U1-1的5端與U1-A的CLK、WEN連接，U1-A的Q～Q[3]與SADDR～SADDR[3]對應(yīng)連接，U1-B的Q～Q[4]與SADDR[4]～SADDR[8]對應(yīng)連接。3根據(jù)權(quán)利要求1所述的器件，其特征在于它的輸出控制電路單元U2由延時控制電路U2-A，加一電路U2-B，8位并行計(jì)數(shù)器U2-C，反相門U2-1、U2-2、U2-3，2輸入或門U2-4、U2-5、U2-6、U2-7，2輸入與門U2-8，4輸入與非門U2-9連接組成，ROW0～ROW4與U2-A的C0～C4、U2-B的DI～DI[4]對應(yīng)連接，U2-A的CS與U2-4的1端連接，OPUL與U2-5的1端連接，OPULEN與U2-3的1端、U2-5的2端連接，U2-3的2端與U2-4的2端連接，U2-4的3端與U2-8的1端連接，U2-5的3端與U2-8的2端連接，U2-8的3端與U2-C的CDN連接，ICLK與U2-C的CLK、OCLK連接，U2-C的Q[3]與U2-1的1端、U2-7的1端連接，U2-C的Q[4]與U2-2的1端連接，U2-2的2端與U2-9的1端連接，U2-C的Q[5]、Q[6]、Q[7]與U2-9的2、3、4端分別連接，U2-9的5端與U2-6的2端、U2-7的2端連接，U2-B的DO～DO[4]與DEB～DEB[4]對應(yīng)連接，U2-C的Q～Q[7]與CO～CO[7]對應(yīng)連接，U2-8的3端與B連接，U2-7的3端與A連接。4根據(jù)權(quán)利要求1所述的器件，其特征在于解碼校正電路單元U4由4／8解碼器U4-A，5／8解碼器U4-B，6／8解碼器U4-C，雙4選一器件U4-D、U4-E、U4-F、U4-G連接組成，DIN～DIN[3]分別與U4-A的IO～I(xiàn)O[3]連接，DIN～DIN[4]分別與U4-B的I1～I(xiàn)1[4]連接，DIN～DIN[5]分別與U4-C的I2～I(xiàn)2[5]連接，U4-D、U4-E、U4-F、U4-G的1C0、2C0與U4-A的O0[7]～O0對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C1、2C1與U4-B的O1[7]～O1對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C2、2C2與U4-C的O2[7]～O2對應(yīng)連接，U4-D、U4-E、U4-F、U4-G的1C3、2C3與DIN[7]～DIN對應(yīng)連接，S0、S1分別與U4-D、U4-E、U4-F、U4-G的A、B連接，U4-D、U4-E、U4-F、U4-G的1Y、2Y分別對應(yīng)連接OUT[7]～OUT，U4-D、U4-E、U4-F、U4-G的1G、2G接地。5根據(jù)權(quán)利要求1所述的器件，其特征在于輸出矩陣電路單元U5U6使用脈沖寬度調(diào)制器U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H和3／8譯碼器U5-I連接組成，AO～AO[7]與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的A～A[7]對應(yīng)連接，W～W[7]與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的B～B[7]對應(yīng)連接，W～W[2]與U5-I的A、B、C對應(yīng)連接，SEL與U5-I的G1連接，MOD、CLK、TSTEN與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的MOD、CLK、TSTEN對應(yīng)連接，U5-I的Y0～Y7分別與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的EN連接，AO～AO[7]分別與U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的TSTIN連接，U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的OP分別連接DOUT～DOUT[7]。6根據(jù)權(quán)利要求1所述的器件，其特征在于延時控制電路U2-A由15ns延時器U2-D、U2-E、U2-F、U2-G、U2-H，2輸入異或門U2-10、U2-11、U2-12、U2-13、U2-14，3輸入或門U2-15，U2-16，2輸入或非門U2-17連接組成，C0與U2-D的1端、U2-10的2端連接，U2-D的2端與U2-10的1端連接，C1與U2-E的3端、U2-11的2端連接，U2-E的4端與U2-11的1端連接，C2與U2-F的5端、U2-12的2端連接，U2-F的6端與U2-12的1端連接，C3與U2-G的7端、U2-13的2端連接，U2-G的8端與U2-13的1端連接，C4與U2-H的9端、U2-14的2端連接，U2-H的10端與U2-14的1端連接，U2-10的3端與U2-15的1端連接，U2-11的3端與U2-15的2端連接，U2-12的3端與U2-15的3端連接，U2-13的3端與U2-16的1端連接，U2-14的3端與U2-16的2端連接，U2-16的3端接地，U2-15的4端與U2-17的1端連接，U2-16的4端與U2-17的2端連接，U2-17的3端與CS連接。7根據(jù)權(quán)利要求1所述的器件，其特征在于加一電路U2-B由反相器U2-18、U2-19、U2-20，2輸入異或門U2-21，2輸入同或門U2-22、U2-23、U2-24，2輸入與非門U2-25、U2-26、U2-27連接組成，DI與U2-18的1端、U2-21的2端、U2-25的2端連接，DI[1]與U2-21的1端、U2-25的1端連接，DI[2]與U2-22的1端、U2-26的1端連接，DI[3]與U2-23的1端、U2-27的2端連接，DI[4]與U2-24的1端連接，U2-25的3端與U2-22的2端、U2-19的1端連接，U2-19的2端與U2-26的2端連接，U2-26的3端與U2-23的2端、U2-20的1端連接，U2-20的2端與U2-20的1端連接，U2-27的3端與U2-24的2端連接，U2-18的2端與DO連接，U2-21的3端與DO[1]連接，U2-22的3端與DO[2]連接，U2-23的3端與DO[3]連接，U2-24的3端與DO[4]連接。全文摘要一種帶圖象存儲和灰度解碼輸出的掃描器件,由輸入控制電路U1,輸出控制電路U2,圖象存儲電路單元U3,解碼校正電路U4和輸出矩陣電路U5U6組成。使用這種掃描器件的LED顯示屏可以提高每秒鐘刷新場數(shù),提高顯示灰度,容易與計(jì)算機(jī)多媒體的部件連接。文檔編號H04N1/04GK1204919SQ97111960公開日1999年1月13日申請日期1997年7月8日優(yōu)先權(quán)日1997年7月8日發(fā)明者馬卓釗申請人:馬卓釗