專利名稱：電信裝置及方法
介紹本發(fā)明處于電信領(lǐng)域并涉及通過公共網(wǎng)絡(luò)從多種信源向多種目標(biāo)傳輸信息的裝置及方法。這類信息源和目標(biāo)的例子可能包括、但并不限于語音、數(shù)據(jù)以及圖象終端裝置中的任何一種。更特別的是本發(fā)明涉及在標(biāo)準(zhǔn)的異步轉(zhuǎn)移模式(ATM)中可操作的交換設(shè)備，并提供一種同步時分交換功能。
背景電信領(lǐng)域長期以來基于線路交換原則操作，提供語音的通信。典型話音通信的電信數(shù)字網(wǎng)提供諸如n*64Kb/s這樣連接在一起的連續(xù)比特率業(yè)務(wù)。電話座機(jī)以及其它終端裝置通過電話線連接到網(wǎng)絡(luò)端口或端點。網(wǎng)絡(luò)端口通常包括配備了編解碼的線路接口電路，將從電話線接收的模擬信號轉(zhuǎn)換成數(shù)字信號，通過電信數(shù)字網(wǎng)傳輸，并且將從電信數(shù)字網(wǎng)接收的數(shù)字信號轉(zhuǎn)換成模擬信號，通過電話線接收。通常將話音信號數(shù)字化編碼為脈沖編碼調(diào)制(PCM)信號，根據(jù)或者A律或者m律這樣的標(biāo)準(zhǔn)。與任何一個端口的任何通信都通過指定時隙內(nèi)的數(shù)字信號來進(jìn)行，該時隙交織在以周期性幀格式出現(xiàn)的發(fā)送和接收幀中?？梢苑Q為一對發(fā)送和接收時分復(fù)用(TDM)信道。發(fā)送和接收信道對通常簡稱為信道。信道與其它信道一起時分復(fù)用在周期性出現(xiàn)的幀中，該幀本身可以與其它周期性出現(xiàn)的幀一起時分復(fù)用，在同步的信號源和目標(biāo)之間傳輸諸如PCM信號這樣的信息信號。在這樣的例子中，電信數(shù)字網(wǎng)基于同步時分復(fù)用(STM)等級，在端點或端口之間建立公共的工作頻率和相位結(jié)構(gòu)。一般這被稱為線路交換。通過使用STM網(wǎng)內(nèi)一個或多個線路交換機(jī)所固有的TDM信道，信息在電話呼叫所指定的端點之間交換。這些線路交換機(jī)一般包括各種組合的空分和時分交換單元。對一個通信線路可以指定一條以上的信道，但這只是需要多個64Kb/s帶寬的特殊業(yè)務(wù)所要求的。線路交換的主要特點是一旦一個或多個信道被分配給一條給定的通信線路以提供業(yè)務(wù)，在整個業(yè)務(wù)提供過程中，就必須為該業(yè)務(wù)的獨占使用而連續(xù)保留該信道分配。在線路交換中，典型的話音電話呼叫在通話過程中分配一條通道或信道，但是同步的信號源不僅限于話音帶內(nèi)信號，也可以包括范圍很廣的同步源，例如從話音一直到視頻。由受讓人商業(yè)化提供的用于電話交換機(jī)的TDM交換機(jī)的兩個例子是商標(biāo)為DMS 10和DMS 100。
一段時間以前，為了改善數(shù)據(jù)信號的有效傳輸，引入了分組交換。與PCM信號的穩(wěn)定重復(fù)性質(zhì)不同，數(shù)字信號大部分是突發(fā)的或具異步特性。因此為了實現(xiàn)數(shù)據(jù)信號的有效傳輸，將它們組成任意長度的分組，帶有一個規(guī)定目標(biāo)的字頭。在分組組成之后，就在足夠?qū)?shù)據(jù)分組傳輸?shù)狡淠繕?biāo)的時間內(nèi)分配一條高速的傳輸通道。在傳輸過程中，分組獨占傳輸通道。當(dāng)分組傳輸完之后，傳輸通道就用于其它分組的傳輸，可能是來自不同信源的分組。從一個源點到一個目標(biāo)點的至少一個數(shù)據(jù)分組的傳輸事件被稱為一個數(shù)據(jù)呼叫，但是在數(shù)據(jù)呼叫中發(fā)送的數(shù)據(jù)分組數(shù)一般是不受限的。在任何一次數(shù)據(jù)呼叫中，通過給呼叫分配一條虛信道來使呼叫管理合理化。虛信道總是在數(shù)據(jù)呼叫長度內(nèi)保持，盡管傳輸通道只是在一個數(shù)據(jù)分組準(zhǔn)備好傳輸之后才實際分配并且實際只持續(xù)傳輸所用的時間。虛信道具有與呼叫管理和計費有關(guān)的多種好處，并提供一種手段，定義分配給呼叫的帶寬和業(yè)務(wù)等級。信源處數(shù)據(jù)的產(chǎn)生可以確定一些或很多分組最終傳輸，但是好象為了模仿同步交換，任何一個數(shù)據(jù)呼叫在數(shù)據(jù)呼叫持續(xù)過程中都關(guān)聯(lián)于它的虛信道。傳輸通道被實際占用的時間是分組大小的函數(shù)除以傳輸通道帶寬。盡管數(shù)字化的話音可以用這種方式傳輸，但是實際分組網(wǎng)的操作特性所引起的很大差別的時延已經(jīng)表明，對于提供話音電話業(yè)務(wù)來說，分組交換不是線路交換的一個實用的替換。不可忍受的話音信號傳輸中的中斷、延遲以及亂序接收在典型的分組系統(tǒng)中是隨時出現(xiàn)的常見情況，特別是在較高流量期間。由受讓人商業(yè)化提供的用于數(shù)據(jù)交換的分組交換機(jī)的一個例子是商標(biāo)為SL 10。
向作為同步信息源的寬帶乘載功能發(fā)展的分組系統(tǒng)在Thomas等人的論文中有所示例，該文題為Asynchronous Time-Division TechniquesAn Experimental Packet Network Intergrating Video communication，發(fā)表于1984年International Switching Symposium，May 7-11于Florence Italy。另一個例子發(fā)表在1987年IEEE論文，作者是Jean-Pierre Coudreuse和Michel Serval，題為PreludeAn AsynchronousTime-division Switched Network。
最近，支持多種同步及異步通信要求的寬帶通信標(biāo)準(zhǔn)已經(jīng)被廣泛采用，而且現(xiàn)在稱為電信的異步轉(zhuǎn)移模式(ATM)。推薦標(biāo)準(zhǔn)由ATM論壇規(guī)定并且由幾個出版商提供，包括Prentice Hall of Englwood Cliffs，New Jersey 07632，題目為ATM User-Network Interface SpecificationVersion 3.0(ISBN 0-13-2258863-3)。目前根據(jù)ATM標(biāo)準(zhǔn)工作的網(wǎng)絡(luò)已經(jīng)可用于傳輸異步(突發(fā))信號、以及同步(周期性)信號。一個商用產(chǎn)品由受讓人以Magellan商標(biāo)出售。根據(jù)ATM標(biāo)準(zhǔn)工作的網(wǎng)絡(luò)通常稱為ATM系統(tǒng)或ATM網(wǎng)絡(luò)。
ATM系統(tǒng)的操作類似于分組交換的很多方面，但是遵從于一個更嚴(yán)格的傳輸和交換規(guī)定。ATM系統(tǒng)以規(guī)定大小的單元進(jìn)行信息傳輸，用ATM的行話稱為信元。每個信元象一個容器或預(yù)定大小的分組，包括一個48個八位位組或字節(jié)的組，用于向目標(biāo)傳輸用戶信源信息。這個信息常常稱為承載信息，承載信息的八位位組或字節(jié)常常稱為承載八位位組。作為用于承載信息的48個八位位組，常常被稱為信元的信息域或有效負(fù)荷部分。每個有效負(fù)荷部分的前面帶有5個八位位組的字頭域，包括與信元的傳輸和交換管理有關(guān)的信息。5個八位位組的字頭域常常稱為開銷。不管信息信號源是是突發(fā)的還是周期性的，在ATM中都使用標(biāo)準(zhǔn)的信元格式傳輸承載信息。
ATM網(wǎng)絡(luò)中的傳輸和交換與應(yīng)用中的比特率無關(guān)，因此ATM支持多種信源速率的應(yīng)用，包括同步和異步的信源。
ATM協(xié)議結(jié)構(gòu)規(guī)定了一種所有業(yè)務(wù)共用的信元傳輸技術(shù)，以及一種適配處理，通過這種處理用戶產(chǎn)生的信息被寫入和讀出固定的信元格式。常被稱為映射到和映射出固定的信元格式。適配處理是業(yè)務(wù)特有的，因為傳遞到ATM信元層和從中傳遞出來的高層信息的打包可能代表連續(xù)比特率(同步的)信息或變速率(突發(fā)的)信息。這就需要不同的技術(shù)，以便為了在端點或端口之間交換而重構(gòu)信息。可用固定帶寬、也可用可變帶寬建立連接，帶寬是分配的或在多個連接中統(tǒng)計共享的。對于一條同步連接，信息作為具有有效的8KHz重復(fù)率的短異步突發(fā)(信元)來傳輸，傳輸帶寬在連接持續(xù)過程中保持。在環(huán)路中保持的任何帶寬都可以由數(shù)據(jù)或通信連接來統(tǒng)計共享。
一個ATM交換設(shè)備必須至少能提供字頭地址轉(zhuǎn)換，以便通過交換單元確定路由；輸入端口與一個或多個輸出端口之間的信元傳輸；以及同步和異步連接的輸出時序安排，其中同步連接要給予優(yōu)先權(quán)，以便使傳輸時延最小。
在一個ATM交換設(shè)備中，交換單元檢查入信元的字頭，以便它能夠?qū)⑿旁獙?dǎo)向目標(biāo)輸出端口或輸出端口。由于信元的到達(dá)率不是確定的(如STM中那樣)，有可能兩個或多個信元同時到達(dá)而且目標(biāo)是同一個輸出端口。這種情況會導(dǎo)致內(nèi)部沖突及信元丟失，除非交換單元內(nèi)部使用信元緩沖器。信元緩沖器將來自多個信源的信元排隊，以便隨后按順序傳輸?shù)剿鼈兊哪繕?biāo)端口。任意給定的信元都會以不同的時延通過交換單元，這個時延由該給定信元到達(dá)之前的到達(dá)數(shù)所確定。通過交換機(jī)的時延是統(tǒng)計的而不是確定的。因此，為了使電換通話中的時延最小，同步話音業(yè)務(wù)一般放入與異步數(shù)據(jù)業(yè)務(wù)不同的隊列中，這是比數(shù)據(jù)隊列的傳輸優(yōu)先權(quán)高的話音隊列。
比較而言，在STM中入信息總是很準(zhǔn)確地在相對于傳輸多個信道的周期性幀的同一時間點處到達(dá)。因此，同步時隙互換使用確定的裝置，通過在入信道中引入固定的延遲以便信息在正確的時刻同步傳輸?shù)揭粋€出信道，從而將來自固定輸入時間位置的數(shù)據(jù)傳遞到另一個固定的輸出時間位置。
一般來說，大多數(shù)電信交換機(jī)包括一個中央交換裝置，用于將外圍設(shè)備互連。外圍設(shè)備通過電話線對電話機(jī)和任何其它形式的終端設(shè)備提供物理接入。這里所用的名詞電話線是指將終端設(shè)備連接到通信網(wǎng)的任何裝置，并且包括、但不限于無線鏈路、光纖線路、同軸電纜、雙絞銅線以及置于桿上的開路導(dǎo)體?；ミB環(huán)路在外圍設(shè)備和中央交換裝置之間提供無阻塞或有阻塞的接入。一般來說，互連環(huán)路是交換裝置和外圍設(shè)備之間連接的數(shù)字同步TDM環(huán)路，其中的信道在呼叫或會話過程中傳輸被交換的承載信息。這些數(shù)字TDM環(huán)路一般提供24或32個信道的幀，或者是這個數(shù)的倍數(shù)，幀周期為125微秒。所有環(huán)路上提供信道的總數(shù)和代表了交換裝置的交換能力。任何入信道的內(nèi)容都可以按單個八位位組為間隔交換到任何出信道上。單個承載八位位組沒有與之關(guān)聯(lián)的路由信息。在STM中，TDM幀中八位位組的位置本身就標(biāo)志著它的信源和目標(biāo)。有時稱之為DS0交換。在DS0交換中，字節(jié)或八位位組從入幀的時隙交換到出幀中預(yù)定的時隙。
如果STM互連環(huán)路替換為ATM互連環(huán)路，那么用戶產(chǎn)生的信息就不再具有預(yù)定的固定時間參考。此外，承載信息被交換的單位變寬了，包括信元的48個字節(jié)。用戶產(chǎn)生的信息需要帶一個地址傳輸，以便ATM交換機(jī)建立所需的連接。在ATM信元的信息域中可以包括一個或多個話音信道。用于交換數(shù)字話音信道的ATM交換裝置必須重建125微秒周期的幀結(jié)構(gòu)，以便在ATM交換裝置和STM外圍設(shè)備之間交換八位位組連接。
在ATM中發(fā)送電話通話的一個方法是將以標(biāo)準(zhǔn)125微秒速率出現(xiàn)的編碼的話音抽樣八位位組映射到信元的有效負(fù)荷部分，直到填滿信元。然后將信元傳輸?shù)狡渥诸^所指定的目標(biāo)，并在那里將八位位組以125微秒的速率恢復(fù)。映射到信元和從信元映射回來的功能每次要引起的單路傳輸時延為(48×125ms)＝6毫秒。相比而言，在STM系統(tǒng)中時延最多不超過2毫秒，但是前者在典型的雙方通話中幾乎沒有什么影響，只要電話機(jī)的混合電路做最佳的調(diào)整。ATM交換機(jī)引入的這種較長的延遲比使用STM交換機(jī)要造成更引人注意的給定能量的反射。在三方或更多方通話呼叫的情況下，特別是如果一個或多個混合電路工作得不太理想，，那么延遲就會產(chǎn)生令人討厭的回聲?，F(xiàn)有的回聲抵消器技術(shù)好象并不能在多方通話呼叫中提供令人滿意的根除回聲的實際措施。前面段落中所述的一般所用的裝置在美國專利號No.5,144,619中揭示。
解決不恰當(dāng)延遲的一個簡單辦法是讓整個信元只傳輸一個不超過幾個抽樣的承載八位位組。這就意味著只使用每個信元有效負(fù)荷部分開始的第一個八位位組或幾個八位位組。由于信元在傳輸之前不必等到所有48個比特組都映射完畢，信元的傳輸就更頻繁了而且延遲也降低到了回聲更能容忍的程度。這是一種有效的但效率較低的方法，在這種部分填充的信元中浪費了大量的帶寬。此外，這種ATM系統(tǒng)當(dāng)主要用于話音電話時不是STM系統(tǒng)的一種有用的替代。
不太引人注意的方法還有，將一個或兩個整個的STM幀裝入一個信元傳輸，每125ms或250ms一次，藉此避免不當(dāng)?shù)难舆t。但是這就需要信元外圍設(shè)備和目標(biāo)外圍設(shè)備通過各自的STM裝置與ATM裝置接口，STM裝置本身執(zhí)行類似于中心局功能的交換功能。這是一種昂貴的替代，在高業(yè)務(wù)量話音環(huán)境中，等價于將ATM裝置轉(zhuǎn)變成了匯接交換。
這些方法都不能在ATM和STM之間提供有效的接口，因此限制了ATM在數(shù)據(jù)和高帶寬業(yè)務(wù)中的應(yīng)用，因為當(dāng)存在話音業(yè)務(wù)時，它就變得微不足道了。
在典型的TDM電話交換裝置中，交換系統(tǒng)的核心由與交換矩陣的時分和空分交換單元密切連接的呼叫控制器組成。線路和中繼線成組地連接到交換矩陣，而與建立和拆除電話呼叫有關(guān)的信令和監(jiān)控則通過組控制器收集和分配。更特別的是，每個組控制器服從于呼叫控制器的管理并等待呼叫控制器的判斷，好象與之通信一樣。呼叫控制器的主要功能是確定STM交換矩陣的空分和時分交換單元的職能并且診斷其中出現(xiàn)的任何故障。因此，標(biāo)志著呼叫控制器的物理結(jié)構(gòu)和操作指令都結(jié)合交換矩陣的特定結(jié)構(gòu)來優(yōu)化。計算機(jī)和處理器技術(shù)的發(fā)展要適合現(xiàn)有交換系統(tǒng)的呼叫控制器一般都是很費時的而且甚至是非常困難的。由于呼叫控制器和STM交換矩陣之間的密切關(guān)系，呼叫控制器中的任何改變都是很難實現(xiàn)的，而且常常出現(xiàn)難以預(yù)計的有害影響。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種在ATM中操作的方法，實現(xiàn)既有效而又沒有不當(dāng)?shù)膫鬏斞舆t的大量話音業(yè)務(wù)。
因此，本發(fā)明通過在基于信元的傳輸和交換結(jié)構(gòu)中執(zhí)行時隙交換的裝置和方法來實現(xiàn)。
因此，一種電信裝置，在接收和發(fā)送端口之間傳輸具有同步有效負(fù)荷數(shù)據(jù)單元和異步有效負(fù)荷數(shù)據(jù)單元的分組，包括一個緩沖器裝置，將從接收端口接收的有效負(fù)荷數(shù)據(jù)單元異步地排隊、然后將排隊的有效負(fù)荷數(shù)據(jù)單元在一個數(shù)據(jù)流中發(fā)送到發(fā)送端口。該電信裝置的特征在于，數(shù)據(jù)流是以時分復(fù)用(TDM)形式發(fā)送的。
本發(fā)明的另一個目的是很好地使用ATM標(biāo)準(zhǔn)接口，消除呼叫控制器和STM交換矩陣之間傳統(tǒng)的密切關(guān)系。在一個例子中，交換裝置的呼叫控制功能由通過它的多個ATM端口中一個連接到交換系統(tǒng)的一個遠(yuǎn)端呼叫控制器來提供。在另一個例子中，這樣連接的呼叫控制器在多個類似的交換系統(tǒng)中共享，以便有效地提供幾個交換裝置。在另一個例子中，呼叫控制器通過一個ATM交換節(jié)點通信，以便執(zhí)行一個或多個交換系統(tǒng)的呼叫交換功能，有效地提供一個或多個相應(yīng)的交換裝置。
根據(jù)本發(fā)明的電信裝置包括輸入端口和輸出端口，將來自輸入端口的信元有效負(fù)荷字存儲在與輸出端口有關(guān)的隊列中的異步緩沖器、將來自信源時隙的有效負(fù)荷數(shù)據(jù)字交換到目標(biāo)時隙中的時隙交換機(jī)、接口裝置——將同步信源的有效負(fù)荷數(shù)據(jù)字從隊列中傳輸?shù)綍r隙交換機(jī)、將來自時隙交換機(jī)的被交換的有效負(fù)荷數(shù)據(jù)字傳輸?shù)捷敵龆丝?、并且將異步信源的有效?fù)荷數(shù)據(jù)字直接從隊列中傳輸?shù)捷敵龆丝凇?br> 在一個例子中，電信裝置包括輸入和輸出端口、傳輸來自信源的輸入端口的入分組有效負(fù)荷數(shù)據(jù)將其作為出分組有效負(fù)荷數(shù)據(jù)呈現(xiàn)在目標(biāo)的輸出端口處的分組交換機(jī)、將來自信源時隙的有效負(fù)荷數(shù)據(jù)字交換到目標(biāo)時隙的時隙交換機(jī)、響應(yīng)入分組字頭而控制分組交換機(jī)的操作并為呈現(xiàn)在一個輸出端口處的每個分組提供出分組字頭的傳輸控制器、以及同步交換控制器——響應(yīng)與任何入分組字頭中的同步信源和目標(biāo)的有效負(fù)荷數(shù)據(jù)有關(guān)的信息控制時隙交換機(jī)的操作。
更特別的是，該電信裝置包括一個復(fù)用器——在多個輸入端口中任意一個接收數(shù)據(jù)分組并將數(shù)據(jù)分組復(fù)用成公共輸入數(shù)據(jù)流；一個控制器——響應(yīng)公共輸入數(shù)據(jù)流中數(shù)據(jù)分組字頭中包含的信息產(chǎn)生隊列控制信息、為目標(biāo)為多個輸出端口中任何一個的數(shù)據(jù)分組產(chǎn)生輸出字頭、并提取時隙交換信息；一個隊列緩沖器——接收公共輸入數(shù)據(jù)流并響應(yīng)隊列控制信息將每個數(shù)據(jù)分組的有效負(fù)荷字節(jié)排隊、然后將每個數(shù)據(jù)分組的排隊的有效負(fù)荷字節(jié)選擇并傳輸?shù)捷敵鰯?shù)據(jù)流；一個時隙交換機(jī)——包括響應(yīng)時隙交換信息從輸出數(shù)據(jù)流中提取同步數(shù)據(jù)字節(jié)的有效負(fù)荷、對提取的數(shù)據(jù)字節(jié)序列重排序、并重新將同步數(shù)據(jù)字節(jié)插入輸出數(shù)據(jù)流的裝置；以及一個分配器——將輸出字頭與相應(yīng)的分組有效負(fù)荷一起導(dǎo)向該有效負(fù)荷的目標(biāo)所向的多個輸出端口中的那些端口。
在一個例子中，該電信裝置包括一個復(fù)用器——在多個輸入端口中任意一個接收數(shù)據(jù)分組并將數(shù)據(jù)分組復(fù)用成公共輸入數(shù)據(jù)流；一個控制器——響應(yīng)公共輸入數(shù)據(jù)流中數(shù)據(jù)分組字頭中包含的信息產(chǎn)生隊列控制信息、為目標(biāo)為多個輸出端口中任何一個的數(shù)據(jù)分組產(chǎn)生輸出字頭、并提取時隙交換信息；一個隊列緩沖器——接收公共輸入數(shù)據(jù)流并響應(yīng)隊列控制信息將每個數(shù)據(jù)分組的有效負(fù)荷字節(jié)排隊、然后將每個數(shù)據(jù)分組的排隊的有效負(fù)荷字節(jié)選擇并傳輸?shù)捷敵鰯?shù)據(jù)流；一個時隙交換機(jī)——包括響應(yīng)時隙交換信息從輸出數(shù)據(jù)流中提取同步數(shù)據(jù)字節(jié)的多個有效負(fù)荷、對提取的數(shù)據(jù)字節(jié)序列重排序、并將同步數(shù)據(jù)字節(jié)作為延遲的多個有效負(fù)荷插入輸出數(shù)據(jù)流的裝置；以及一個分配器——將輸出字頭與相應(yīng)的分組有效負(fù)荷一起導(dǎo)向該有效負(fù)荷的目標(biāo)所向的多個輸出端口中的那些端口。
根據(jù)本發(fā)明在輸入端口和輸出端口之間交換帶有同步信源和異步信源的有效負(fù)荷的ATM信元的方法，包括將來自輸入端口的信元有效負(fù)荷字存儲在與輸出端口有關(guān)的異步緩沖器隊列中；傳輸來自時隙交換機(jī)隊列的同步信源有效負(fù)荷數(shù)據(jù)字；將來自信源的有效負(fù)荷時隙的有效負(fù)荷數(shù)據(jù)字時隙交換到目標(biāo)的有效負(fù)荷時隙；將交換的有效負(fù)荷數(shù)據(jù)字傳輸?shù)捷敵龆丝冢徊惒叫旁吹挠行ж?fù)荷數(shù)據(jù)字直接從隊列傳輸?shù)捷敵龆丝凇?br> 一種交換包括在固定長度的數(shù)據(jù)分組中的電信信息的方法，每個分組包括一個字頭和從多個輸入端口中任意一個到多個輸出端口中任意一個的有效負(fù)荷，該方法包括如下步驟將輸入端口接收的數(shù)據(jù)分組復(fù)用成公共輸入數(shù)據(jù)流；響應(yīng)公共輸入數(shù)據(jù)流中數(shù)據(jù)分組字頭中包含的信息，產(chǎn)生隊列信息和一個輸出字頭流，并響應(yīng)公共輸入數(shù)據(jù)流中的字頭所包含的信息內(nèi)的同步數(shù)據(jù)指示，產(chǎn)生時隙交換信息；接收并緩存公共輸入數(shù)據(jù)流，并響應(yīng)隊列信息，選擇來自緩存的數(shù)據(jù)流的數(shù)據(jù)分組有效負(fù)荷并將數(shù)據(jù)分組有效負(fù)荷按照選擇的順序傳輸?shù)捷敵鰯?shù)據(jù)流；響應(yīng)時隙交換信息，對同步數(shù)據(jù)的有效負(fù)荷字節(jié)重排序到輸出數(shù)據(jù)流中，藉此使時隙交換在有效負(fù)荷中完成；以及從輸出字頭流和輸出數(shù)據(jù)流中組成固定長度的輸出數(shù)據(jù)分組，并將輸出數(shù)據(jù)分組導(dǎo)向該分組目標(biāo)所向的多個輸出數(shù)據(jù)端口中的那些端口。
在該方法的一個例子中，在固定時間周期內(nèi)接收的多個同步數(shù)據(jù)有效負(fù)荷中的字節(jié)被重排序到輸出數(shù)據(jù)流中，藉此使時隙交換在多個有效負(fù)荷中完成。
本發(fā)明也是一種將時隙交換裝置與傳輸來自信源端口的信元有效負(fù)荷的入信源有效負(fù)荷傳輸裝置、和將信元有效負(fù)荷傳輸?shù)侥繕?biāo)端口的出信元有效負(fù)荷傳輸裝置接口的方法，其特征在于，信元有效負(fù)荷按照多比特數(shù)據(jù)組來組成，每組為忙和空閑中的一個。在任何多比特數(shù)據(jù)組都來自同步操作的終端的情況下，該方法包括如下步驟將來自入信元有效負(fù)荷傳輸裝置的多比特組中的有效負(fù)荷數(shù)據(jù)直接傳遞到出信元有效負(fù)荷傳輸裝置中；以及在信元的多比特數(shù)據(jù)組中任何一個來自同步操作的終端、而其余多比特數(shù)據(jù)組空閑的情況下，該方法包括如下步驟將來自入信元有效負(fù)荷傳輸裝置的多比特組中有效負(fù)荷數(shù)據(jù)傳遞到時隙交換裝置，以及在以前已經(jīng)接收到信源和目標(biāo)類似的信元情況下，同時將前面收到的信元的其它數(shù)據(jù)在重排序的多比特組中從時隙交換裝置傳遞到出信元有效負(fù)荷傳輸裝置。
在方法實施中的變化出現(xiàn)在，在固定時間內(nèi)自信源端口的信元有效負(fù)荷前面沒有類似信源和目標(biāo)的信元有效負(fù)荷。在這種情況下，所述的其它數(shù)據(jù)就不傳遞到出信元有效負(fù)荷傳輸裝置。
方法實施中的另一種變型出現(xiàn)在，在固定時間內(nèi)自信元端口的信元有效負(fù)荷后面沒有類似源和目標(biāo)的信元有效負(fù)荷。在這種情況下，所述的其它數(shù)據(jù)被傳遞到出信元有效負(fù)荷傳輸裝置，沒有從入信元有效負(fù)荷傳輸裝置傳遞到時隙交換裝置的數(shù)據(jù)。
附圖的簡單描述發(fā)明示范實施例的描述將參考所附的圖提供，其中

圖1是表示面向幀時分復(fù)用的八位位組的圖，按照現(xiàn)有和以前的STM交換裝置用于話音通信的典型格式排列；圖1a是表示SONET幀格式中ATM信元復(fù)用的圖；圖2是表示53個八位位組信元格式的圖，該格式是目前為寬帶通信引入的ATM交換裝置的標(biāo)準(zhǔn)；圖3是說明同步時隙互換系統(tǒng)一般形式的示意框圖，這是STM中用于時分交換——常常稱為DS0交換——的系統(tǒng)的原理示例；圖4是說明分組系統(tǒng)一般形式的示意框圖，這是根據(jù)ATM信元交換標(biāo)準(zhǔn)所使用的系統(tǒng)的原理示例；圖5是泛泛說明根據(jù)本發(fā)明的通信裝置的主要結(jié)構(gòu)的框圖。該通信裝置包括聯(lián)合操作的ATM和STM單元，在異步信源和目標(biāo)之間傳輸突發(fā)數(shù)據(jù)以及在同步信源和目標(biāo)之間傳輸周期性數(shù)據(jù)；圖6是說明根據(jù)本發(fā)明的包括ATM和STM單元的通信裝置的一個例子的一般形式框圖，兩種單元結(jié)合有利于圖2中所說明的ATM信元的傳輸，ATM信元包括來自異步信源的突發(fā)數(shù)據(jù)和來自同步信源的周期性數(shù)據(jù)；圖7是根據(jù)本發(fā)明的交換裝置的概況框圖，該裝置的結(jié)構(gòu)和操作在其余圖中做更詳細(xì)的說明；圖8是說明圖7的交換裝置所處理的ATM信元單元與電話標(biāo)準(zhǔn)幀周期之間關(guān)系的定時圖；圖9是說明將通信線路與圖7的交換裝置接口的一種裝置的框圖；圖10是說明輸入接入數(shù)據(jù)通道的示意框圖，通過該通道圖7的交換裝置區(qū)分接收信元中的有效負(fù)荷和字頭信息；圖11是說明圖7的交換裝置存儲輸入信息以便隨后從中傳輸?shù)倪^程時間關(guān)系的定時圖；圖12是說明圖7的交換裝置中所使用的異步緩存器存儲單元的示意框圖；圖13是說明圖12的異步緩存器存儲單元中所使用的輸入轉(zhuǎn)接器的示意框圖；圖14是說明輸入信息被處理以便從圖7的交換裝置輸出的過程時間關(guān)系的定時圖；圖15是說明圖12的異步緩存器存儲單元的輸出轉(zhuǎn)接器的示意框圖；圖16是圖7的交換裝置中所用的同步DS0互換存儲器的示意框圖；圖17是說明圖16的同步DS0互換存儲器中所使用的接口DS0復(fù)接器的輸入部分的示意框圖，而且圖17a是更詳細(xì)地說明接口DS0復(fù)接器輸入部分中一部分的示意圖；圖18表示圖18b和18c之間的關(guān)系，它們與信道電路相連接，其中一個在圖18a中表示。圖18b和18c是說明圖16的同步DS0互換存儲器中所使用的接口DS0復(fù)用器輸出部分的示意框圖，圖18a是更詳細(xì)地說明接口DS0復(fù)用器的信道電路A的示意圖；圖19是說明圖7的交換裝置中所使用的存儲控制器結(jié)構(gòu)的框圖，該控制器控制圖16、17、17a、18、18a、18b和18c中所說明的同步DS0互換存儲器的功能；圖20是說明圖19的存儲控制器中所使用的輸入字頭處理器結(jié)構(gòu)的框圖；圖21是說明圖19的存儲控制器中所使用的異步輸入處理器結(jié)構(gòu)的框圖；圖22是說明圖19的存儲控制器中所使用的DS0輸入處理器結(jié)構(gòu)的框圖；圖23是說明圖19的存儲控制器中所使用的緩存器和傳輸處理器結(jié)構(gòu)的框圖；圖24是說明圖19的存儲控制器中所使用的輸入時序機(jī)制的結(jié)構(gòu)框圖；圖25是結(jié)合了圖7的交換裝置的基本交換系統(tǒng)的框圖；圖26是根據(jù)本發(fā)明、具有公共呼叫控制器的、兩個圖25中所說明的基本交換系統(tǒng)的結(jié)合的框圖；圖27是具有三個圖25中所說明的基本交換系統(tǒng)的框圖，根據(jù)本發(fā)明，它們通過一個ATM信元交換節(jié)點彼此連接并與一個公共呼叫控制器、一個公共接入電信網(wǎng)和多媒體通信裝置相連接。
描述基于為了有助于讀者理解本發(fā)明的例子，圖1、1a、2、3和4是現(xiàn)有技術(shù)的通用表示并且做簡單的討論。
參考圖1，以8KHz速率出現(xiàn)的承載八位位組0001-1024的周期性超幀11以及同步轉(zhuǎn)移模式幀信號0000，是STM交換裝置中使用的典型信號格式。在STM中傳輸八位位組時，一級時分交換會引入一個幀周期或更短的平均延遲。
參考圖1a，SONET STS-3c幀22(155MHz傳輸幀)提供了一個同步的有效負(fù)荷封裝，外面包以標(biāo)為22-1和22-2的sonet幀信號。同步的有效負(fù)荷封裝能夠傳輸44個信元，示為信元20-01到20-44，下一個信元的8八位位組標(biāo)為20-45，每125ms一個。由于信元速率在125ms中不是個整數(shù)，信元的邊界在8KHz幀速率下每幀都是不同的，每53個SONET STS-3c幀才會重合一次。
圖2說明ATM交換裝置中的標(biāo)準(zhǔn)傳輸單元——信元20。信元20由包含承載八位位組06-53的信息域、以及包含八位位組01-05的字頭域組成。在八位位組01中，比特5-8與組的流量控制有關(guān)。八位位組01中的比特1-4結(jié)合八位位組02中的比特5-8，用于將信元與一條虛通道相關(guān)聯(lián)。在八位位組02中，比特1-4結(jié)合八位位組03中的比特1-8以及八位位組04中的比特5-8，用于將信元與一條虛信道相關(guān)聯(lián)。八位位組04中的比特3和4用于標(biāo)識承載八位位組06-53中信息的類型，例如承載或信令信息。八位位組05用于對包含在前面的八位位組01-04中的信息進(jìn)行差錯控制。
圖3是STM通信網(wǎng)中常用的時隙交換的一些原則的說明。在圖3中，同步時隙互換交換子系統(tǒng)按幀操作，提供輸入幀時隙和輸出幀時隙之間受控的交換。同步時隙互換交換子系統(tǒng)包括與時隙互換電路(TSIC)220互連的輸入復(fù)用器211和輸出復(fù)用器212。輸入復(fù)用器211控制來自輸入線215的TDM信道進(jìn)入總線213上的單一高速數(shù)據(jù)流，使得每個輸入線上的幀都與本地高速的幀結(jié)構(gòu)對齊，這個幀結(jié)構(gòu)類似于圖1所示的超幀11。通過建立這種對齊，輸入線上的每個信道都在高速幀結(jié)構(gòu)內(nèi)分配一個預(yù)定的固定時間位置。輸入對齊是根據(jù)復(fù)用的環(huán)路215的定時結(jié)構(gòu)而固定的。類似地，輸出解復(fù)用器212將TSIC220在總線214上提供的輸出高速數(shù)據(jù)流重排成由輸出解復(fù)用器212按照預(yù)定的固定信道關(guān)系而分配信道的輸出TDM幀。
TSIC 220與輸入復(fù)用器211和輸出解復(fù)用器212公用的幀定時同步，使得DS0緩存存儲器240和DS0連接存儲器231都同步于輸入和輸出復(fù)用TDM幀總線213和214的運行速率。來自輸入總線213的八位位組通過輸入端口243按照與輸入幀的幀和時隙順序匹配的存儲地址順序序列同步地寫入DS0緩存存儲器240。順序地址由寫計數(shù)器221的輸出224提供給DS0緩存存儲器240的寫地址端口241。寫計數(shù)器221在每個125ms同步幀周期開始時通過其復(fù)位輸入223復(fù)位，此后對通過計數(shù)輸入222提供的接收時鐘信號計數(shù)。當(dāng)八位位組被寫入DS0緩存存儲器240之后，該信息就可以在下一個125ms時間周期內(nèi)的任意時間被讀取。在每個125ms時間周期內(nèi)，一個可選的延遲關(guān)聯(lián)于每個寫入的八位位組。通過以前規(guī)定并裝入DS0連接存儲器231的非順序或隨機(jī)時隙地址選擇該延遲，隨機(jī)時隙地址從DS0的連接存儲器231中順序讀出，與輸出總線214的運行速率同步地提供給DS0緩存存儲器240的讀地址端口242。因此，DS0緩存存儲器240中的八位位組通過輸出端口244隨機(jī)地讀入輸出總線214。為了進(jìn)行這項操作，DS0連接存儲器231通過其地址端口233提供的順序地址來驅(qū)動，該地址來自讀計數(shù)器225的輸出228。讀計數(shù)器225在每個125ms同步幀周期開始時通過其復(fù)位輸入227復(fù)位并對計數(shù)輸入226提供的發(fā)送時鐘信號計數(shù)。DS0連接存儲器231經(jīng)由它的程序端口232通過程序總線235編程，即，將輸入時隙地址放入對應(yīng)于目標(biāo)輸出時隙地址的存儲位置。在輸入時隙內(nèi)輸入總線213上到達(dá)的信息被存儲，然后在輸出總線214上出現(xiàn)輸出幀時讀入輸出時隙。因此，輸入八位位組中所包含信息的時間順序被改成輸出八位位組中的時間順序，以便信息在所要的目標(biāo)處被接收。
異步轉(zhuǎn)移模式操作的大致方面在圖4中說明。系統(tǒng)可以用異步信元緩存器360形式的公共存儲器來實現(xiàn)，對其進(jìn)行邏輯管理及劃分以提供排隊緩存器。排隊緩存器用于數(shù)據(jù)交換已是ATM交換領(lǐng)域技術(shù)人員熟知的。排隊緩存器或隊列用于接收輸入信元，并隨后當(dāng)?shù)竭_(dá)中間或最終目標(biāo)的發(fā)送通道可用時將信元重發(fā)出去。輸入信元由復(fù)用器311通過標(biāo)為315的通信線路1-n接收。輸入的復(fù)用信元的字頭部分被復(fù)用到高速總線314，以便由輸入控制器380使用。輸入信元的有效負(fù)荷部分被復(fù)用到高速總線313，以便由異步信元緩存器260接收并存儲。讀及寫信道地址在輸入控制器380中產(chǎn)生并連接以控制異步信元緩存器360的運作。如果特定目標(biāo)的信元到達(dá)突然增加，它在緩存器360中所分配的隊列就簡單地將不能隨后立即發(fā)送的信元進(jìn)行存儲。每個信元的有效負(fù)荷部分通過異步輸出總線313a與解復(fù)用器312連接。輸出控制器390通過微處理器總線370與輸入控制器380互連。在操作中，輸出控制器390為每個輸出信元產(chǎn)生適當(dāng)?shù)妮敵鲎诸^，使字頭部分可以緊接在有效負(fù)荷部分之前由解復(fù)用器312通過總線318接收。接復(fù)用器312根據(jù)字頭信息，在標(biāo)為316的通信線路1-n上分配輸出信元。正如前面所提到的，帶有目標(biāo)為通信線路316中特定一個的信息的輸入信元的多余速率由異步信元緩存器360緩存。因此，根據(jù)流量密度，通過圖4所示ATM交換裝置的信元發(fā)送，在穿越輸入線315和輸出線316之間的裝置時會經(jīng)歷不同的時間。
如所介紹的，圖5大致說明了綜合在通信裝置的交換結(jié)構(gòu)內(nèi)包括ATM和STM單元的結(jié)合體的主要結(jié)構(gòu)。通過提供綜合的ATM和STM單元，交換信元的內(nèi)容，如n×64Kb/s單元，交換結(jié)構(gòu)不會導(dǎo)致分組延遲，從而使ATM交換結(jié)構(gòu)得到更有效的使用。ATM信元流量被設(shè)計為包括容納整數(shù)倍的n×64Kb/s連接的信元，而不是帶有來自相同信源的多個抽樣的單個連接。
輸入復(fù)用器411和輸出解復(fù)用器412與異步信元緩存器460互連。在一種設(shè)計中，輸入ATM信元由輸入復(fù)用器411通過標(biāo)為415的輸入線路1-n以不規(guī)則速率接收。輸入復(fù)用器411將輸入信元導(dǎo)入類似于圖1a中說明的SONET幀的本地高速數(shù)據(jù)流。這與圖4中復(fù)用器311的操作類似。在另一種設(shè)計中，輸入復(fù)用器411以規(guī)則速率通過輸入線路415接收信道的TDM幀。在這種情況下，輸入復(fù)用器411將收到的信息插入或映射到本地高速數(shù)據(jù)流中的信元。本地高速數(shù)據(jù)流在復(fù)用器411的輸出被分成兩個數(shù)據(jù)流，總線413上的有效負(fù)荷數(shù)據(jù)流和總線414上的字頭數(shù)據(jù)流。參考圖2，有效負(fù)荷數(shù)據(jù)流由八位位組06-53組成，字頭數(shù)據(jù)流由八位位組01-05組成。有效負(fù)荷數(shù)據(jù)流由異步信元緩存器460接收，460受到控制將信元的順序重排并將信元傳輸?shù)奖镜馗咚倏偩€413a或本地高速總線413s。帶有周期性或同步性質(zhì)信息的信元被導(dǎo)向總線413s，而帶有非周期性或非同步性質(zhì)信息的信元通過總線413a發(fā)送。下標(biāo)“s”和“a”是為了分別表示同步的和異步的。為了傳輸具有周期性或同步性質(zhì)信息的TDM幀，需要根據(jù)TDM幀內(nèi)使用的時隙號將TDM幀分成一個或多個信元。每個信元字頭中使用一個明確的標(biāo)識符，這樣就可以隨機(jī)地重構(gòu)幀結(jié)構(gòu)，以便在DS0緩存器420處重建到達(dá)TDM幀的時間映象?？偩€413s連接到DS0 TSIC 420。DSO TSIC 420用于在異步信元緩存器460導(dǎo)向它的不同的信元有效負(fù)荷八位位組位置之間交換信息八位位組?？偩€444上信元結(jié)構(gòu)的有效負(fù)荷數(shù)據(jù)流由DS0 TSIC420提供，信元結(jié)構(gòu)的有效負(fù)荷數(shù)據(jù)流由緩存器460在本地高速總線413a上提供。同時輸出控制器490通過總線418為有效負(fù)荷數(shù)據(jù)信元提供輸出字頭?？偩€444、413a以及418合成高速輸出復(fù)用信元流，通過總線413c進(jìn)入解復(fù)用器412的輸入。解復(fù)用器412用或多或少與復(fù)用器411的功能互補的方式工作。與其中一種裝置互補，解復(fù)用器412根據(jù)每個信元的字頭信息，將輸出復(fù)用信元在標(biāo)為416的線路1-n上分配為ATM信元。與另一種裝置互補，復(fù)用器412根據(jù)每個信元的字頭信息，將輸出復(fù)用信元的數(shù)據(jù)分配為信道的輸出TDM數(shù)據(jù)流幀，提供給線路416。
異步信元緩存器460和DS0 TSIC 420的功能由輸入控制器480和輸出控制490響應(yīng)字頭中包含的信息以及交換流量的帶寬動態(tài)、根據(jù)已經(jīng)存儲在其中的指令集進(jìn)行控制。輸入控制器480從字頭總線414接收每個輸入信元的字頭信息，并通過寫信道地址總線419為異步信元緩存器460提供操作指令，關(guān)于每個輸入信元將存儲在哪個信元隊列中。輸入控制器480也通過網(wǎng)絡(luò)消息總線470提供輸出控制器490所用的功能信息，輸出控制器490有與異步信元緩存器460、TSIC 420和解復(fù)用器412的操作有關(guān)的幾項功能，一項功能是在TSIC 420中選擇存儲位置塊，提供到總線413s上的信元被同步且順序地存儲在那里。第二項功能是提供隨機(jī)讀地址，規(guī)定存儲信元的八位位組讀到總線444上的順序，并且通過這樣做實現(xiàn)八位位組的SONET DS0幀內(nèi)交換。這些功能通過隨機(jī)讀地址總線417s實現(xiàn)。第三項功能是為從總線444和413a到解復(fù)用器412傳遞的每個信元提供輸出字頭。第三項功能通過輸出字頭總線418實現(xiàn)。值得注意的是，在操作過程中，隨機(jī)讀地址通過總線417s發(fā)送的速率是同步信元讀信道地址在總線417c上發(fā)送速率的48倍。
在前述段落中，揭示了一種執(zhí)行操作序列的裝置，其特征在于任何一個信元都帶有周期性操作的信源和目標(biāo)的信息；其特征在于這種信元暫時被排入隊列，為時分交換機(jī)(TSIC)中的順序處理做準(zhǔn)備；其特征在于該處理包括將信元八位位組順序存儲并將信元八位位組隨機(jī)讀出以實現(xiàn)所需要的八位位組出現(xiàn)的時間順序的改變。電子交換和電話領(lǐng)域的一般技術(shù)人員將會認(rèn)識到重新組合八位位組時間順序的目的也可以在時分交換機(jī)中通過隨機(jī)存儲信元八位位組并順序讀出信元八位位組來實現(xiàn)。
應(yīng)該考慮到，圖4中所示的ATM交換提供了排隊緩存器，該緩存器可以用邏輯管理和劃分為隊列的公共存儲器來實現(xiàn)。排隊緩存器用于數(shù)據(jù)交換是數(shù)據(jù)應(yīng)用中常見的。如果信元(分組)的到達(dá)速率突然增加，該隊列就簡單地把不能立即發(fā)送的信元存儲起來，因此，信元會經(jīng)歷不同的延遲，而同步TDM系統(tǒng)中的信道在到達(dá)時間上則不會有任何不同，因為傳輸環(huán)路上的時間是該連接所專用的，不管是否有信息在上面?zhèn)鬟f。通過在ATM信元交換之外加入八位位組互換能力，如圖5所示，交換機(jī)的ATM部分提供了異步傳輸能力，允許TDM信息由多個異步信元來傳輸。用于傳輸TDM幀的信元個數(shù)隨TDM幀大小的不同而改變，與24小時間隔內(nèi)特定時間段中實際所需的DS0流量相適應(yīng)。交換能力中的剩余帶寬可以由其它業(yè)務(wù)使用。此外，通過引入一種在任何端口到達(dá)的信元之間互換八位位組的裝置，DS0信道可以從一個TDM幀交換到一個或多個TDM幀，即，信道可以被路由選擇到不同的端口，這些端口對輸入幀具有不同的幀大小。使用允許八位位組和信元交換的單一構(gòu)造的交換機(jī)，使端點之間的TDM中繼線與實際流量相適應(yīng)，允許TDM幀之間實現(xiàn)N×64Kb/s的連接。使用ATM信元的結(jié)果是延遲的變化。ATM交換機(jī)的排隊特性取消了信元到達(dá)和互連同步業(yè)務(wù)所使用的同步8KHz速率之間固定的定時關(guān)系。為了將信道的關(guān)系恢復(fù)到8KHz幀結(jié)構(gòu)，可以使用一個存儲塊，如DS0 TSIC 420所示，對TDM幀結(jié)構(gòu)重組。存儲塊與TDM幀中所用的信道數(shù)匹配并代表了一個完整的125ms長的幀周期。由于TDM幀中任何48個八位位組段都直接關(guān)聯(lián)于唯一的字頭地址，TDM幀可以進(jìn)行重組而不管定時關(guān)系的損失。一旦所有字頭規(guī)定的段都填滿，存儲塊就代表一個與125ms幀對應(yīng)的完整的TDM信息幀。改變存儲塊的大小，TDM幀的大小就可以增加或減少，使鏈路上發(fā)送的信元變多或變少。僅當(dāng)TDM段超過48個八位位組有效負(fù)荷容量、或產(chǎn)生了空有效負(fù)荷時才會出現(xiàn)所導(dǎo)致的DS0信元速率的改變。
在圖6中，所示的通信裝置包括ATM和STM單元，它們的結(jié)合有利于圖2所示形式的ATM信元的傳輸。ATM單元用于調(diào)整并引導(dǎo)來自和去往通信線路的信元流，而STM單元用于從信元流中選擇信元并將被交換的信元注入流中。為了理解方便起見，那些與任何前面描述的圖中的單元類似的單元在圖6中都用類似的名稱或標(biāo)號，在后面的圖中也是如此。圖6中的輸入和輸出控制器480和490通過通信裝置管理信元流。輸入信元以20a描述并表示為具有字頭選項A，后面接有效負(fù)荷信息。輸出信元以20b描述并表示為具有字頭選項B，后面接有效負(fù)荷信息。輸入控制器480根據(jù)字頭控制有效負(fù)荷信息的隊列傳輸并控制信元存儲，為時隙交換做準(zhǔn)備。輸出控制器490根據(jù)來自輸入控制器480的信息，提供輸出字頭并操作DS0連接存儲器423，控制SONET幀內(nèi)時隙交換。
如前所述，可以提供輸入復(fù)用器411，使之與SONET標(biāo)準(zhǔn)的ATM信元或TDM幀接口。例如，TDM幀可以是24、32、640或1024信道基礎(chǔ)速率。類似地，可以提供解復(fù)用器412，使之與SONET標(biāo)準(zhǔn)的ATM信元或TDM幀接口。因此，當(dāng)單個的輸入線415和輸出線416成對結(jié)合提供4線中繼線或環(huán)路時，交換裝置可以為用戶線路組服務(wù)。另一方面，當(dāng)輸入線415和輸出線416不是成對時，交換裝置可以在STM和ATM或它們的結(jié)合中提供透明的匯接交換業(yè)務(wù)。
輸入復(fù)用器411接收出現(xiàn)在1-n線路415任何一個上的輸入數(shù)據(jù)并將承載八位位組數(shù)據(jù)作為信元有效負(fù)荷流重發(fā)到總線413上，將有關(guān)的字頭八位位組作為字頭八位位組信號流發(fā)送到總線414上。只要輸入復(fù)用器411接收的數(shù)據(jù)和監(jiān)控信號的合并速率沒有超過它的輸出發(fā)送帶寬，所有被接收的數(shù)據(jù)都可以重發(fā)到總線413上。由于接收的數(shù)據(jù)理想地從來不會或很少會超過它的帶寬，因此常常存在剩余帶寬，輸入復(fù)用器411通過插入空閑編碼的八位位組來發(fā)送。輸入復(fù)用器411也在幀信號引腳411f上提供SONET幀信號，該信號或者參考于在1-n線路415任何一個上接收的SONET幀信號中的一個，或者，如果不能提供外部參考就由內(nèi)部產(chǎn)生。控制異步信元緩存器460接收48字節(jié)信元組中的承載八位位組并在組存儲位置中存儲每個信元組。這個控制在輸入控制器480的指揮下實現(xiàn)，它在信元緩存器460中產(chǎn)生多個先入先出(FIFO)功能隊列。每個信元組的承載八位位組隨后被讀出到總線413a上，該總線與偶DS0緩存器428的輸入和奇DS0緩存器429的輸入以及同步/異步復(fù)用器411的輸入相連接。緩存器428和429由寫計數(shù)器尋址，存儲來自同步數(shù)據(jù)源的有效負(fù)荷承載八位位組。緩存器428和429的輸出通過有效負(fù)荷總線444和444′分別連接到同步/異步復(fù)用器441的輸入。當(dāng)偶數(shù)信元被寫入DS0緩存器428時，前面寫入的奇數(shù)信元就被允許從DS0緩存器429中讀出。DS0緩存器的讀取由輸出控制器490非直接地控制，490提供帶開始點的讀計數(shù)器，定義順序地址塊(Q，Q+1，...，Q+47)。DS0連接存儲器423使用該順序地址將前面存儲的非順序地址組，或者換句話說是隨機(jī)地址傳遞到DS0緩存器。因此DS0緩存器428和429被尋址以實現(xiàn)有效負(fù)荷八位位組的SONET幀內(nèi)交換。當(dāng)帶有異步有效負(fù)荷的信元從緩存器460中讀出時，隨機(jī)地址中的一個比特使同步/異步復(fù)用器441將有效負(fù)荷數(shù)據(jù)直接從總線413s傳遞。圖6中沒有表示的呼叫控制提供非順序地址組。同步/異步復(fù)用器441的輸出直接通過總線413c連接到解復(fù)用器412的輸入。
輸入控制器480使用每個信元相應(yīng)的字頭八位位組產(chǎn)生并維護(hù)一個輸入信元管理表481，包括n行，列為A、M、N、P和D，其中A是輸入字頭地址，標(biāo)識相鄰行中的數(shù)據(jù)。
M是異步緩存器寫指針，定義有效負(fù)荷將被寫入的下一個空存儲位置。
N是異步緩存器讀指針，定義緩存器460中隊列的下一個，以便讀出信元有效負(fù)荷。
P是DS0寫緩存器偏移指針，通過在計數(shù)器424中定義一個開始點，從而在DS0緩存器428或429中選擇一個塊；以及D是延遲填充參數(shù)，定義寫指針M和讀指針N之間的初始差別或間隔。
表491包括n行，列為B、Q、R和C，其中B是輸出字頭地址，由控制器提供，圖6中沒有表示；Q是DS0連接存儲器偏移讀指針，定義DS0緩存器428或429中的下一塊，以便隨機(jī)讀出一個信元；R是解復(fù)用器412使用的輸出端口選擇地址，控制信元到達(dá)其目標(biāo)所向的線路；以及C是幀時序安排標(biāo)志，標(biāo)識輸出信元具有異步信元有效負(fù)荷還是同步信元有效負(fù)荷。
輸入和輸出控制器表中這種列表信息的作用是實現(xiàn)數(shù)據(jù)在ATM信元中的輸入和在ATM信元中的數(shù)據(jù)輸出，同時實現(xiàn)SONET幀內(nèi)DS0交換。
當(dāng)然，讀取緩存器428、429和460中的任何一個到總線413c上都是可能的，只要這種讀取在任何時刻都是唯一針對一個緩存器的。否則，就會發(fā)生數(shù)據(jù)沖突，使通信設(shè)備不能工作。其功能是由信元表481、491，寫計數(shù)器424，讀計數(shù)器422以及DS0連接存儲器423中的數(shù)據(jù)來控制的。將結(jié)合其余附圖中呈現(xiàn)的示范實施例做更完整的揭示。
在圖7以及其余附圖的描述中，使用了包括中繼線、線路、總線以及引腳這些術(shù)語在內(nèi)的術(shù)語和常用語。在這個描述中，術(shù)語中繼線的意思是一條通信通道、鏈路、傳輸設(shè)備、引腳、引腳組或?qū)Ь€組，在交換設(shè)備之間連接并且能夠在交換設(shè)備的兩端被交換。術(shù)語線路的意思是一條通信通道、鏈路、傳輸設(shè)備、引腳、引腳組或?qū)Ь€組，直接或非直接地將交換設(shè)備與終端裝置相連接，例如一個電話機(jī)或一個局域網(wǎng)(LAN)。交換可以在“線路”內(nèi)部進(jìn)行，但是這種交換對于交換設(shè)備或終端裝置都是不透明的。術(shù)語總線的意思是一條引腳或者多個或一組引腳，在至少兩個線路實體之間提供一條通信通道，傳輸與特定功能有關(guān)的信號。術(shù)語引腳的意思是一條通信通道，而不是一條線路，由一條或兩條導(dǎo)線組成。
如圖7所示，發(fā)明示范實施例的基本功能模塊包括接入單元500，通過雙向的SUNI端口511-517提供與通信鏈路519的接口，通過信令A(yù)AL5端口518提供與信令和監(jiān)控鏈路的接口，端口518在ATM適配層5協(xié)議中操作并與微控制器總線541相連接。SUNI是Saturn UserNetwork Interface(Saturn用戶網(wǎng)絡(luò)接口)的縮寫。SUNI端口(PM5348)根據(jù)ATM論壇規(guī)范而操作并由PCM-Sierra，Inc.atCommerce Court，Burnaby，British Columbia，Canada V5A 4N3提供，微控制器總線541提供同步交換存儲器520、微控制器單元550、異步緩存存儲器560以及存儲控制器580之間的控制信息交換。微控制器單元550負(fù)責(zé)結(jié)合前面的圖所討論的輸入和輸出控制器的功能。存儲控制器580通過接收字頭總線544和發(fā)送字頭總線545與接入單元500相連接，使之能夠從接入單元500接收輸入字頭信息并且能夠向接入單元500提供輸出字頭信息。存儲控制器580也通過地址總線A 543連接，為異步緩存存儲器560的操作提供地址信息，并通過地址總線B 542連接，以便為同步互換存儲器520的操作提供地址信息。異步緩存存儲器560通過接收TDM總線A 546，從接入單元500所復(fù)用的通信鏈路上接收輸入信號。異步緩存存儲器560通過輸出總線547傳遞輸入信號，進(jìn)入順序調(diào)整的數(shù)據(jù)流中，以便由同步DS0互換存儲器520所接收。接收數(shù)據(jù)流的信元有效負(fù)荷直接傳遞并提供給發(fā)送TDM總線A 548。大約多達(dá)一半的信元有效負(fù)荷都允許由同步數(shù)據(jù)組成并延遲一段時間，以便在傳遞到TDM總線A 548上之前足夠進(jìn)行八位位組交換。
接入單元500根據(jù)“Utopia Interface Format”——互連ATM單元的工業(yè)標(biāo)準(zhǔn)——為每個所帶的SUNI和AAL5提供一條連接。AAL5端口518傳遞自及到微控制器單元550以及接入單元500的指定信元。帶有控制和呼叫管理信息有效負(fù)荷的信元通過異步緩存存儲器560在任一SUNI和微處理器控制器單元之間路由選擇。
異步緩存存儲器單元560將信元有效負(fù)荷八位位組從總線546傳輸?shù)娇偩€547。通過這些總線的操作TDM結(jié)構(gòu)的緩存存儲器接入提供去自異步緩存存儲器單元560的同步時隙，使系統(tǒng)中的每個端口都具有周期性的固定時隙接入。與存儲器接入時隙同步，存儲器控制器580，通過地址總線A 543對異步緩存存儲器單元560提供同步讀/寫地址。這些讀/寫地址用做存儲器指針，每個存儲器指針標(biāo)識一個存儲塊并與目前連接到存儲器的端口同步關(guān)聯(lián)。
在操作中，SUNI端口511-517以及AAL5端口518由接入單元500組織，使每個端口都具有相等的發(fā)送和接收時間周期，在此期間可以在每個方向上傳遞一個信元。提供了無阻塞接入。接入單元500劃分將信元串行傳遞到八個時分復(fù)用(TDM)時隙中所需的時間周期，藉此將每個時隙指定給一個規(guī)定的端口。在接入單元500內(nèi)，信元的字頭部分或者與有效負(fù)荷分開，或者附在有效負(fù)荷上，根據(jù)信元分別是輸入信元還是輸出信元而定。信元的有效負(fù)荷段傳遞到/自異步緩存存儲器單元560，并通過使用固有的將特定字頭時隙與八個端口TDM時隙中的特定一個相關(guān)聯(lián)的固定的TDM定時結(jié)構(gòu)將字頭域傳遞到/自存儲器控制器560。在輸入方向上，由于輸入信元的字頭信息在信元有效負(fù)荷的前面?zhèn)鬟f，輸入字頭通過接收字頭總線544傳遞到存儲器控制器580，并由存儲器控制器580檢查以便得到存儲器指針，該指針標(biāo)識輸入信元有效負(fù)荷在異步緩存存儲器560內(nèi)存儲的位置。在輸出方向上，存儲控制單元580提供輸出字頭和標(biāo)識輸出有效負(fù)荷位置的有關(guān)存儲器指針，使字頭和有效負(fù)荷都使用標(biāo)識特定端口的輸出接入的固定TDM時隙定時關(guān)系通過各個TDM總線傳遞。有效負(fù)荷在接入單元500內(nèi)與輸出字頭連接，藉此產(chǎn)生完全格式化的發(fā)送信元，然后傳遞到SUNI端口511-517中的相關(guān)的一個。
圖7以及隨后的圖中所示交換裝置的功能與參考圖8的定時圖所說明的時分和空分有關(guān)。
圖8表示TDM定時關(guān)系，基于通過SONET/SDH ATM用戶網(wǎng)絡(luò)接口——換句話說即SUNI端口——傳遞的八位位組的頻率?；赟ONET的STS-3c串行傳輸?shù)臉?biāo)準(zhǔn)規(guī)定了155.52Mb/s的傳輸速率，每125ms幀周期產(chǎn)生2430個八位位組。SONET開銷使用90個八位位組，剩下2340個八位位組傳輸ATM信元。它們以8Khz幀速率重復(fù)。因此，SONET STS-3c同步有效負(fù)荷封裝每125ms名義上能夠傳輸44個信元和下一個信元的8個八位位組。由于信元速率不是125ms的整數(shù)倍，8KHz幀速率的邊界情況每幀都是變化的，而且直到53幀過去之后才會重復(fù)。因此，在一個幀周期內(nèi)出現(xiàn)的所有信元不能用于傳輸DS0結(jié)構(gòu)的幀。為了在交換結(jié)構(gòu)內(nèi)建立整數(shù)倍的定時關(guān)系，內(nèi)部TDM結(jié)構(gòu)平均地將SONET幀八位位組速率分配到45個子幀上，每個持續(xù)2.78ms。每個子幀由54個八位位組組成，每個具有51.4ns的時間間隔，在端口511-518的每一個和交換機(jī)之間傳遞一個發(fā)送和一個接收信元。在端口的任一方向中出現(xiàn)的44.15個信元中，在任一方向上最多可以分配42個信元傳輸信道化的DS0有效負(fù)荷，而其余的2.15個信元則由異步數(shù)據(jù)獨占。同步和異步連接之間的信元分配根據(jù)連接所支持的業(yè)務(wù)來調(diào)整，只要不超過42個信元非配給同步操作即可。每51.4ns的八位位組再劃分成兩個25.7ns的時隙，使一個子幀包括108個時隙。這些時隙，標(biāo)為001-108，在交換裝置的每個單元之間提供同步傳遞數(shù)據(jù)的參考標(biāo)號。
圖9是說明端口511-518與圖7的交換裝置接口的框圖。圖7中所示的接入單元500分成圖9中的兩個功能性的接入單元501和502。接入單元501用于低組端口1-4，接入單元502用于高組端口5-8，其中端口8由AAL5單元提供而端口1-7由SUNI單元提供。
接入單元501和502與四個端口中的每一個都具有連接。盡管連接是標(biāo)準(zhǔn)化的，但是這里為了讀者方便起見，簡單地概述如下TSOC——信元信號的發(fā)送開始，標(biāo)志TDAT(70)總線上信元的開始，TDAT(70)——8根引腳的發(fā)送信元數(shù)據(jù)總線，傳遞ATM信元八位位組到SUNI單元，TCA——發(fā)送信元可用信號，表示一個信元何時可用于到SUNI單元的發(fā)送，TWRENB——發(fā)送寫使能輸入，用于啟動ATM信元從接入單元寫入SUNI單元，TFCLK——發(fā)送寫時鐘脈沖，為ATM信元的八位位組寫入SUNI單元提供時鐘。
RSOC——信元信號的接收開始，標(biāo)志RDAT(70)總線上信元的開始，RDAT(70)——8引腳的接收信元數(shù)據(jù)總線，將ATM信元八位位組傳遞到接入單元，RCA——接收信元可用信號，表示何時SUNI單元中的一個信元可用到到接入單元的傳輸，RWRENB——接收寫使能輸出，用于啟動一個信元從SUNI單元寫入接入單元，RFCLK——接收讀時鐘脈沖，為ATM信元的八位位組從SUNI單元讀出提供時鐘。
連接接入單元501以便分別通過接收字頭總線544和接收TDM總線A 546發(fā)送輸入字頭信息(IHDR)和輸入數(shù)據(jù)信息(IDAT)。連接接入單元501以便分別通過發(fā)送字頭總線545和發(fā)送TDM總線A 548接收輸出字頭信息(XHDR)和接收輸出數(shù)據(jù)信息(XDAT)。連接接入單元502以便分別通過接收字頭總線544和接收TDM總線A 546發(fā)送輸入字頭信息(IHDR)和發(fā)送輸入數(shù)據(jù)信息(IDAT)。連接接入單元502以便分別通過發(fā)送字頭總線545和發(fā)送TDM總線A 548接收輸出字頭信息(XHDR)和接收輸出數(shù)據(jù)信息(XDAT)。總線544、545、546和548，每個都是32條引腳寬并且與圖8中所示的周期為25.7ns的TDM參考時鐘信號同步操作。對于接入單元501，輸入數(shù)據(jù)和字頭信息的發(fā)送以及輸出字頭信息的接收限于比特引腳0-15，在各個總線上一次為兩個八位位組。對于接入單元502，輸入數(shù)據(jù)和字頭信息的發(fā)送以及輸出字頭信息的接收限于比特引腳16-31，在各個總線上一次為兩個八位位組。接入單元501和502從發(fā)送TDM總線A 548的各一半接收輸出數(shù)據(jù)信息(XDAT)。
圖8表示輸入字頭和數(shù)據(jù)信息發(fā)送的順序。如所示，來自端口2的2個八位位組通過IDAT(150)發(fā)送到接收TDM總線A 548，同時來自端口5的2個八位位組通過IDAT(3116)發(fā)送到接收TDM總線A 548。指定到IDAT(150)的接入單元低組501使用以TDM參考001開始的端口掃描序列2、3、4、1，并且在子幀內(nèi)周期性地重復(fù)，一直到TDM參考108。類似地，指定到IDAT(3116)的接入單元高組502使用以TDM參考001開始的端口掃描序列5、6、7、8，并且在子幀內(nèi)周期性地重復(fù)，直到TDM參考108。兩種模式在異步緩存存儲器單元560內(nèi)結(jié)合，產(chǎn)生一種混合模式，用于數(shù)據(jù)接入到異步緩存存儲器520中的一對存儲單元，將結(jié)合圖16對此進(jìn)行討論。這樣提供了復(fù)用成32比特字的序列，平均地將信元有效負(fù)荷在兩個存儲單元上分配。這些序列周期性地重復(fù)并使來自端口的連續(xù)16比特字交替地寫入存儲器單元對中的一個和另一個。在每個子幀中，如端口1、2和8所說明的，來自每個端口的接收信元可用標(biāo)志RCA的狀態(tài)以在子幀時間間隔內(nèi)分配的順序被抽樣或掃描。這種分配提供了接收信元字頭的順序接收之間的時間間隔，正當(dāng)且如果接收信元在端口可用時，允許存儲器控制器580檢查接收的信元字頭，并確定異步緩存存儲器580中信元的有效負(fù)荷順序傳輸并存儲的存儲位置。
接入單元501和502從幀脈沖信號和時鐘信號中得到TDM時隙分配，這些信號在標(biāo)為FP和CLK的輸入處提供，同時所示的終端UL處提供的一個邏輯電平，高電平TH或低電平TL表示每個端口何時將被掃描以進(jìn)行接收活動。參考TDM時隙分配，接入單元500順序在端口執(zhí)行以下步驟a)僅在它的TDM時隙分配之前掃描SUNI單元的RCA引腳；b)響應(yīng)RCA標(biāo)志未激活，參考下一個TDM時隙分配執(zhí)行步驟a)，并且響應(yīng)RCA標(biāo)志激活，執(zhí)行步驟c)；c)在TDM時隙分配期間從SUNI讀取一個信元，通過；
i)在由時隙周期總和組成的時間段上插入接收寫使能信號RWRENB，以便讀取字頭，并且ii)在至少一個另外的時隙周期時間之后，在由時隙周期總和組成的時間段上重插入接收寫使能信號RWRENB，以便讀取有效負(fù)荷，并d)執(zhí)行步驟a)。
在這個例子中，接入單元500在來自RDAT(70)引腳的八位位組之后讀取信元信息內(nèi)容的八位位組并且在做此操作中執(zhí)行步驟ii)，通過將第一個有效負(fù)荷八位位組的讀延遲一個時隙周期，插入額外的與下一個八位位組位置中的第五個八位位組一樣的八位位組，使接入單元讀取的信元由6個字頭八位位組和48個有效負(fù)荷八位位組組成。
接入單元500連接所收的八位位組，形成28個字的信元，每個字2個八位位組，將前三個字導(dǎo)入接收字頭總線544，同時設(shè)置輸入字頭開始(SOIHDR)標(biāo)志，表示字頭已經(jīng)提供給存儲控制器580，并在此后將延遲了兩個時隙周期的24個有效負(fù)荷字中的每一個導(dǎo)入接收TDM總線A 546。因此，輸入字頭結(jié)尾和輸入有效負(fù)荷開始之間存在總共三個時隙周期的延遲。這個延遲周期給存儲器控制器580提供了處理字頭字的時間，以便產(chǎn)生恰當(dāng)?shù)?4個存儲器地址序列，控制輸入有效負(fù)荷在異步緩存存儲器560中的存儲。
圖10是說明接入單元中所用電路的一個例子的示意性框圖，用于提供來自SUNI端口的輸入通道，通過它所接收ATM信元的有效負(fù)荷和字頭八位位組交織到接收TDM總線A 546以及接收字頭總線544上。詳細(xì)說明服務(wù)于低組端口1-4的接入單元501。接入單元501包括一組八個閂鎖601-608，每個為8比特寬，以及四個其它的閂鎖609-612，每個為16比特寬。閂鎖被排成4對。閂鎖601和602配成對，通過8個引腳的總線RDAT1從端口1接收數(shù)據(jù)八位位組。閂鎖603、604和605、606和607、608類似地配對，分別通過總線RDAT2、3和4接收來自端口2、3和4的數(shù)據(jù)八位位組。偶數(shù)編號的閂鎖602、604、606以及608中的每一個響應(yīng)102.8ns的時鐘信號CLK100A，鎖存當(dāng)前由它相應(yīng)的端口在閂鎖輸入IDAT(70)處提供的八位位組。類似地，閂鎖601、603、605和607中的每一個響應(yīng)102.8ns的時鐘信號CLK100B，鎖存當(dāng)前由它相應(yīng)的端口在閂鎖輸入IDAT(70)處提供的八位位組。當(dāng)時鐘信號彼此反相時，以51.4ns的間隔讀取8引腳RDAT總線中的每一個。鎖存在四對閂鎖601-608中每一個的4個字被連續(xù)地驅(qū)動到本地端口總線644中各自的16引腳組上；其中引腳7-0由閂鎖輸出ODAT(70)驅(qū)動，引腳31-16由閂鎖輸出ODAT(158)驅(qū)動。
分別控制復(fù)用器727和728，分別從本地端口總線644中選擇字頭字并選擇有效負(fù)荷字。所選擇的字頭和有效負(fù)荷字被鎖存到接收字頭總線544和接收TDM總線A 546上，如圖9所示。復(fù)用器727響應(yīng)字頭選擇信號H1、H2、H3和H4中任何一個的每次出現(xiàn)，將出現(xiàn)本地總線644引腳的相應(yīng)組上的16比特字連接到閂鎖609的IDAT(150)輸入。時隙為25.7ns周期的時鐘信號CLK26操作閂鎖609，將輸入字頭字發(fā)送到接收字頭總線544上。由于接收字頭總線544對兩個接入單元是公用的，閂鎖609帶有三態(tài)輸出驅(qū)動器。復(fù)用器728受有效負(fù)荷選擇信號P1、P2、P3和P4中一個的每次出現(xiàn)的控制，將從端口1-4接收的有效負(fù)荷通過閂鎖發(fā)送到接收TDM總線A 546，如圖9所示。在這個例子中，字頭選擇信號H1、H2、H3和H4以及有效負(fù)荷選擇信號P1、P2、P3和P4由根據(jù)圖8所示的定時關(guān)系操作的脈沖序列發(fā)生器709提供。
在操作中，接入單元低組501對將要服務(wù)的SUNI接口的RCA信號抽樣。接入單元高組502的操作類似。例如，如果端口1的RCA信號有效，那么接入單元501使端口1的RWRDENB信號有效，開始對等待信元進(jìn)行同步的RFCLK讀。每個八位位組從RDAT1按時鐘進(jìn)入8比特閂鎖601和602中的一個，在本地端口總線644的最高組引腳上輪流連續(xù)地產(chǎn)生24字的序列，每個字16比特。復(fù)用器727響應(yīng)字頭選擇信號H1的出現(xiàn)而操作，從連續(xù)接收的信元中選擇前3個16比特字，即輸入字頭IHDR，以便將字頭字發(fā)送到接收字頭總線544。在發(fā)送之前，每個字頭字由16比特閂鎖609再定時。來自其它端口2、3和4中任一個的等待讀取的信元以類似方式通過相應(yīng)的閂鎖對603、604和605、606和607、608接收。當(dāng)來自端口2、3和4的字頭八位位組從序列發(fā)生器709出現(xiàn)時，復(fù)用器727響應(yīng)字頭選擇信號H2、H3和H4選擇它們。
如所示，八位位組幀內(nèi)交換可以更方便地以每信元偶數(shù)個八位位組而不是ATM標(biāo)準(zhǔn)規(guī)定的奇數(shù)個八位位組來實現(xiàn)。在這個例子中，通過在字頭八位位組序列的末尾插入一個額外的八位位組來將奇數(shù)個八位位組變成偶數(shù)個八位位組。第五個所收的八位位組按時鐘進(jìn)入閂鎖601。在下面的循環(huán)中，端口1的RFCLK時鐘信號被禁止，以便將第五個所收的八位位組也按時鐘進(jìn)入閂鎖602。通過這種方式，占據(jù)了54個時隙周期來讀取所收信元的53個八位位組。
信元其余的48個八位位組是有效負(fù)荷八位位組。有效負(fù)荷八位位組配對成24個有效負(fù)荷字，與復(fù)用器728響應(yīng)來自序列發(fā)生器709的有效負(fù)荷選擇信號P1、P2、P3和P4從四個端口中每一個接收的24個有效負(fù)荷字交織在一起。復(fù)用器728所選擇的每個有效負(fù)荷字在從閂鎖612的輸出IDAT(150)被驅(qū)動到接收TDM總線A 546之前，通過16比特閂鎖610和611延遲兩個時鐘周期。
表1與圖11一起說明了，當(dāng)信元有效負(fù)荷八位位組通過IDAT總線提供時，處理接入單元501和502從SUNI端口收集的信元有效負(fù)荷的例子，以及隨后的八位位組，當(dāng)它們通過總線IRAMA和IRAMB提供給異步緩存存儲器560內(nèi)的一對存儲器設(shè)備時，而且圖12中將對此做詳細(xì)的說明。
表1端口號IDAT 端口號 IDAT 端口號 IRAMA 端口號 IRAMB(150)(3116) (150)(3116)239，40521，22425，26331，32333，34615，16801，02707，08427，28709，10145，46239，40147，48803，04521，22615，16241，42523，24333，34427，28335，36617，18709，10803，04429，30711，12241，42123，241BLANK 805，06617，18535，36243，44525，26429，30311，12337，38619，20805，06743，44431，32713，14NONE 219，201BLANK 807，08525，26631，32245，46527，28337，38407，08339，40621，22713，148433，34715，16245，46NONE 27，281BLANK 809，10621，22539，40247，48529，30433，34315，16341，42623，24809，10743，44435，36717，18NONE 223，24101，02811，12529，30635，362BLANK 531，32341，42411，12343，44625，26717，188437，38719，201*01，02 NONE 31，32103，04813，14625，26543，442BLANK 533，34437，38319，20345，46627，28813，14703，04439，40721，22NONE 1* 27，28105，06815，16533，34639，402BLANK 535，36345，46415，16347，48629，30721，228
441，42723，24105，06NONE 35，36107，08817，18629，305--------23.24231，32513，14417，18347，48325，26607，08 NONE 831，32419，20701，02137，38207，08139，408BLANK 514，14619，20233，34515，16325，264327，28609，107*01，02NONE 39，40421，22703，04233，34115，16141，428BLANK 609，10527，28235，36517，18421，22303，04329，30611，12NONE 7*35，36423，24705，06141，42211，12143，448BLANK 517，18623，24237，38519，20329，304331，32613，14705，06NONE 43，44425，26707，08237，38119，20145，46801，02613，145NONE無BLANK空圖11中的每條時間線在圖的左邊標(biāo)出，如下子幀——54個八位位組周期的一個信元，每個51.4ns；RFCLK1——端口1的接收時鐘；RCA1——端口1的接收使能標(biāo)志(高有效)；RWDENB1——端口1的接收寫使能(低有效)；RSOC1——端口1的信元信號接收開始；RDAT1——接收端口1字頭八位位組Hxx和有效負(fù)荷八位位組Pxx；IHDR——輸入字頭八位位組Hxx，xx來自8個端口；IDAT(150)——輸入有效負(fù)荷八位位組Pxx，xx來自端口1-4；
IDAT(3116)——輸入有效負(fù)荷八位位組Pxx，xx來自端口5-8；IRAMA——有效負(fù)荷八位位組對，用于存儲在異步緩存存儲器560的一半而傳遞；IRAMB——有效負(fù)荷八位位組對，用于存儲在異步緩存存儲器560的另一半而傳遞；寫地址A——存儲器指針n，用于IRAMA八位位組；寫地址B——存儲器指針n，用于IRAMB八位位組；CLK100A——周期為102.8ns的時鐘信號；及CLK100B——相對于CLK100A移180o的時鐘信號。
參考表1得到的圖11中IDAT(150)和IDAT(3116)時間線，表示分別來自端口1-4和來自端口5-8的有效負(fù)荷數(shù)據(jù)的八位位組對，當(dāng)它們被發(fā)送到接收TDM總線A 546時的過程。那些標(biāo)上“*”的時隙是空的，因為它們對應(yīng)于字頭八位位組的出現(xiàn)。字頭八位位組從IDAT總線上有效負(fù)荷八位位組的過程中去掉。IRAMA表示有效負(fù)荷數(shù)據(jù)八位位組對的傳遞，這些數(shù)據(jù)以表1中所示的源端口為參考，串行開始，端口4p25，26；端口8 p01，02；端口1 p45，46；依次類推。IRAMB表示有效負(fù)荷數(shù)據(jù)八位位組對的傳遞，這些數(shù)據(jù)以表1中所示的源端口為參考，串行開始，端口3 p31，32；端口7 p07，08；端口2 p39，40；依次類推。寫地址A和寫地址B表示存儲器控制器580提供的存儲器指針n-u，以便在異步緩存存儲器560中尋址存儲位置，其中，存儲器指針n-u分別對應(yīng)于端口1-8并且按順序增加，例如在端口1的情況下，在存儲從端口1讀取的信元過程中為n，n+1，--，n+11。
通過總線RDAT1按一定時間間隔從端口1讀取的信元——圖1中以RDAT1表示——由RFCLK1抽樣，周期為51.4ns。每個信元包括標(biāo)為H01-H04的4個字頭八位位組和標(biāo)為HEC的第5個字頭差錯校驗八位位組。下一個標(biāo)為P01的八位位組的讀取延遲一個時鐘周期，使第5個字頭八位位組好象占據(jù)了其它八位位組時間間隔的兩倍。結(jié)果，信元的讀取占用了額外的一個八位位組時間，即54個八位位組，讀取間隔為2775.6ns。讀完信元字頭八位位組之后，讀取信元有效負(fù)荷八位位組P01-P48，如RDAT1所示。這樣做，當(dāng)16比特字上了IHDR總線組(150)(3116)時，有利于成對地鎖存來自低和高接入單元501及502的字頭八位位組，如圖11中IHDR所示。如圖所示，前2個字頭八位位組通過閂鎖609并行地鎖存在總線544上，在第一個字頭八位位組接收之后大約103ns時開始。接收TDM總線A 546以四個一組每25.7ns發(fā)送有效負(fù)荷八位位組，因此最大的工作比特傳輸率大約為1.2Gb/s。參考圖12，更詳細(xì)地說明圖7中引入的異步緩存存儲器560。
在圖12中，第1和第2雙輸入/輸出端口靜態(tài)隨機(jī)訪問存儲器(SRAM)741和742每個都具有相同的A和B端口，分別在其左右兩邊表示。如所示，SRAM包括14比特的A和B地址端口，標(biāo)為AA和AB，以及16比特的寫/讀端口，標(biāo)為I/OA和I/OB。SRAM也具有控制輸入OENA、OENB，獨立地在分別的I/OA和I/OB端口使能讀操作；控制輸入CENA必須為低時才能使能與A端口有關(guān)的SRAM部分；控制輸入CENB必須為低時才能使能與B端口有關(guān)的SRAM部分；并控制輸入RWNA和RWNB。TL表示低電平，永遠(yuǎn)連接到低邏輯電平，而TH表示高電平，永遠(yuǎn)連接到高邏輯電平。這個例子中用到的SRAM是常見的來自Integrated Device Technology，Inc.at 2975 StenderWay，Santa Clara，California USA 95054的商業(yè)標(biāo)識號為IDT7026S/L的。轉(zhuǎn)接器750設(shè)計用于將來自接收TDM總線A 546的八位位組發(fā)送到SRAM 741和742，并將來自SRAM 741和742的八位位組發(fā)送到輸出547。地址流水線760設(shè)計用于提供通過地址總線A 543接收的來自存儲器控制器580的地址，以便在SRAM 741和742中選擇讀和寫的存儲地址。在這個例子中，地址流水線760由門陣列提供，商業(yè)器件號為EPF8282，由Altera Corporation，at 2610 Orchard Parkway，San Jose，California USA 95134-2020提供。SRAM 741如圖連接，使它的B端口受限只能讀出數(shù)據(jù)，A端口由轉(zhuǎn)接器750使能，只能寫入數(shù)據(jù)。SRAM742的連接使它的A端口受限職能讀出數(shù)據(jù)，B端口由轉(zhuǎn)接器750使能，只能寫入數(shù)據(jù)。IDAT和EDAT總線上特定的I/O時隙出現(xiàn)之間固定的定時關(guān)系以及時隙的建立有利于，在存儲器訪問周期內(nèi)有效負(fù)荷數(shù)據(jù)出現(xiàn)的同時，在地址總線A 543上傳輸讀/寫地址。圖11和表1表示來自端口1的有效負(fù)荷字01、02在時隙23(子幀12)中到達(dá)SRAM741的數(shù)據(jù)輸入端口IRAMA。同時，寫地址WADDRA“n”由地址流水線760提供給SRAM 741地址端口AA。存儲器指針由存儲器控制器580產(chǎn)生，它是將端口1的字頭字01、02和03、04與SRAM 741和742中的存儲區(qū)相關(guān)聯(lián)得到的，用于存儲端口1后續(xù)的有效負(fù)荷字。信元的有效負(fù)荷字順序地分配到兩個SRAM 741和742上，尋址這兩個SRAM將輸入有效負(fù)荷字在SRAM 741和742之間輪流寫入。例如，第一個有效負(fù)荷字01、02出現(xiàn)在時隙26中并被路由選擇到SRAM 741，使該有效負(fù)荷字寫入地址位置“n”。第2個有效負(fù)荷字03、04出現(xiàn)在時隙27中并被路由選擇到SRAM 742，寫入那里相似的地址位置“n”。一旦前兩個字存儲完，存儲器控制器580將端口1的流水線地址增加到“n+1”，準(zhǔn)備接收并存儲下兩個有效負(fù)荷字。這個過程繼續(xù)到所有的24個字對(48個八位位組)被存儲到兩個SRAM 741和742中指定的12個存儲位置。在這個例子中，每個存儲位置分配包括一組12個相鄰的地址。相同的過程出現(xiàn)在分配給其余端口的每個時隙中，只要給定的端口有一個完整的數(shù)據(jù)信元準(zhǔn)備發(fā)送。交換結(jié)構(gòu)，實現(xiàn)周期性地、動態(tài)地將存儲器I/O與一個端口相連接，使兩個SRAM 741和742的傳輸速率與通過接收TDM總線A 546發(fā)送八位位組的速率相匹配。另一個具有相同字頭的信元到達(dá)端口1時可以很方便地存儲在SRAM 741和742中，存儲位置與前面接收信元的存儲位置相連，或者它可以存儲在一些其它的存儲位置中。
SRAM 741和742中存儲位置的分配由存儲器控制器580實現(xiàn)。存儲器控制器580產(chǎn)生指針并將存儲器指針遞增以便尋址SRAM 741和742，為每個與邏輯中繼線相關(guān)聯(lián)的虛通道VP實現(xiàn)FIFO存儲器功能。在一條虛通道VP內(nèi)，根據(jù)正發(fā)送的當(dāng)前TDM幀的大小，提供數(shù)目可變的虛連接VC。任何一條虛連接VC與TDM幀的一個特定段相關(guān)聯(lián)。通過將每個有效負(fù)荷映射到各個存儲器段中，就可以重組信道化的幀數(shù)據(jù)的復(fù)合映象。異步緩存存儲器560有效地為每個虛通道VP提供接收TDM幀的彈性存儲。然后在存儲控制器580的確定下提供重建的幀，通過順序讀取代表完整TDM幀的接收信元組而將其傳遞到同步DS0互換存儲器520中。存儲器控制器580控制異步緩存存儲器560在有效負(fù)荷字存儲和檢索中的操作，實現(xiàn)帶有突發(fā)性質(zhì)的每個虛連接VC的FIFO功能，以便將數(shù)據(jù)業(yè)務(wù)的突發(fā)特性平均掉。
參考圖13，每出現(xiàn)2,780ns子幀脈沖時就初始化計數(shù)器665并由CKL25.7ns時鐘驅(qū)動該計數(shù)器，提供對應(yīng)于108個時隙的108個地址。108個地址用于尋址只讀存儲器660，提供表2中所示的1比特輸出序列。
表2TS O TS O TS O TS O TS O TS O TS O TS O TS O001 0 013 1 025 0 037 1 049 0 061 1 073 0 085 1 097 1002 1 014 0 026 0 038 1 050 0 062 1 074 0 086 1 098 0003 1 015 0 027 1 039 0 051 1 063 0 075 0 087 1 099 0004 1 016 0 028 1 040 0 052 0 064 1 076 0 088 1 100 0005 1 017 0 029 1 041 0 053 1 065 0 077 1 089 0 101 0006 0 018 1 030 1 042 0 054 1 066 0 078 1 090 0 102 1007 0 019 1 031 0 043 1 055 0 067 1 079 1 091 0 103 1008 0 020 1 032 0 044 1 056 1 068 0 080 1 092 0 104 1009 0 021 1 033 0 045 1 057 0 069 1 081 0 093 1 105 1010 1 022 1 034 0 046 1 058 0 070 1 082 0 094 1 106 0011 1 023 0 035 1 047 0 059 1 071 1 083 0 095 1 107 0012 1 024 0 036 1 048 1 060 0 072 1 084 0 096 1 108 0D觸發(fā)器651、652和653對1比特輸出序列增加三個時鐘周期的延遲，D觸發(fā)器653的輸出用于圖15中電路的操作。來自端口1、2、3和4的輸入有效負(fù)荷字和來自端口5、6、7和8的輸入有效負(fù)荷字由閂鎖613和614定時并在復(fù)用器703和704的各個輸入中提供。來自計數(shù)器665的最低有效比特以CKL26速率的一半計數(shù)并用于操作復(fù)用器703和704，使有效負(fù)荷字從偶數(shù)端口出現(xiàn)時由復(fù)用器703傳遞，從奇數(shù)端口出現(xiàn)的有效負(fù)荷字由復(fù)用器704傳遞。因此，偶數(shù)端口有效負(fù)荷字直接連接到復(fù)用器705和706的輸入，奇數(shù)端口有效負(fù)荷字通過增加了1個時鐘周期延遲的閂鎖615非直接地連接到復(fù)用器705和706的輸入。當(dāng)延遲了一個時鐘周期的1比特輸出序列出現(xiàn)在D觸發(fā)器651的Q輸出端時，對復(fù)用器705和706進(jìn)行操作。每次Q輸出的“0”邏輯電平出現(xiàn)，來自端口2、4、6和8中任意一個的有效負(fù)荷字由復(fù)用器705通過，而每次Q輸出的“1”邏輯電平出現(xiàn)，來自端口1、3、5和7中任意一個的有效負(fù)荷字由復(fù)用器705傳遞到SRAM 741。每次Q輸出的“0”邏輯電平出現(xiàn)，來自端口1、3、5和7中任意一個的有效負(fù)荷字由復(fù)用器706通過，而每次Q輸出的“1”邏輯電平出現(xiàn)，來自端口2、4、6和8中任意一個的有效負(fù)荷字由復(fù)用器706傳遞到SRAM 742。
圖14的定時關(guān)系圖與表3一起表示輸入信息被異步緩存存儲器560緩存以便發(fā)送到輸出總線547上的過程，準(zhǔn)備使同步DS0互換存儲器對具有同步數(shù)據(jù)有效負(fù)荷的那些信元進(jìn)行八位位組幀內(nèi)時隙交換，圖15和16中對此做了詳細(xì)表示。
表3以及圖14一起表示信元八位位組從SRAM 741和742讀出進(jìn)入轉(zhuǎn)接器750的ERAMA和ERAMB輸入的過程的例子，這些八位位組與SUNI端口號PN相關(guān)聯(lián)，在表中第6列所示。響應(yīng)從地址流水線760提供到SRAM 741和742地址端口的讀地址RADDRA和RADDRB讀取SRAM 741和742。每四個八位位組，ERAMA和ERAMB，組合產(chǎn)生輸出總線547上四個八位位組的有效負(fù)荷字EDAT。與將EDAT八位位組直接路由選擇到接入單元501和502不同，這些輸出有效負(fù)荷數(shù)據(jù)八位位組被路由選擇到同步DS0互換存儲器520中的DS0復(fù)用器中，在這里進(jìn)行路由選擇判決，產(chǎn)生下列之一a)當(dāng)輸出有效負(fù)荷八位位組XDAT在TDM總線A 548上時，將EDAT有效負(fù)荷八位位組通過；b)將EDAT有效負(fù)荷數(shù)據(jù)八位位組存儲在同步DS0互換存儲器520中，并同時從同步DS0互換存儲器520中將幀內(nèi)交換的XDAT有效負(fù)荷數(shù)據(jù)八位位組讀到TDM總線A 548上；c)將同步DS0互換存儲器520中的EDAT有效負(fù)荷數(shù)據(jù)八位位組存儲，不將任何XDAT有效負(fù)荷數(shù)據(jù)八位位組傳遞到TDM總線A 548上；以及d)在異步緩存存儲器560中沒有輸出數(shù)據(jù)提供時，從同步DS0互換存儲器520中將XDAT有效負(fù)荷數(shù)據(jù)八位位組讀到TDM總線A 548上。
表3PN ERAMA PN ERAMB PN EDAT PNEDAT PN XDATPN XDAT150 3115 150 3116 150 3116425，26331，32143，44-NONE 423，24 7 05，06801，02707，08237，38519，20143，33 - NONE145，46239，40331，32613，14237，38 5 19，20521，22615，16425，26707，08331，32 6 13，14333，34427，28145，46801，02425，26 7 07，08709，10803，04239，40521，22145，46 8 01，02241，42147，48333，34615，16229，40 5 21，22617，18523，24427，28709，10333，34 6 15，16429，30335，36147，48803，04427，28 7 09，10805，06711，12241，42523，24147，48 8 03，04-NONE 243，44335，36617，18241，42 5 23，24525，26619，20429，30711，12335，36 6 17，18337，38431，32-NONE 805，06429，30 7 11，12713，14807，08243，44525，26-NONE8 05，06245，46-NONE 337，38619，20243，44 5 25，26621，22527，28431，32713，14337，38 6 19，20433，34339，49-NONE 807，08431，32 7 13，14809，10715，16245，46527，28-NONE8 07，08-NONE 247，48339，40621，22245，46 5 27，28529，30623，24433，34715，16339，40 6 21，22341，42435，36-NONE 809，10433，34 7 15，16717，18811，12247，48529，30-NONE8 09，10101，02-NONE 341，42623，24247，48 5 29，30625，26531，32435，36717，18341，42 6 23，24437，38343，44101，02811，12435，36 7 17，18813，14719，20-NONE 531，32101，02 8 11，12-NONE 103，04343，44625，26-NONE5 31，32533，34627，28437，38719，20343，44 6 25，26345，46439，40103，04813，14437，38 7 19，20721，22815，16-NONE 533，34103，04 8 13，14105，06-NONE 345，46627，28-NONE5 33，34629，30535，36439，40721，22------ - ----------- ------ ------ ------ ------ - ----------- ------ ------ ------ 321，22 6 03，04417，18323，24135，36845，46415，16 - NONE-NONE 847，48229，30511，12135，36 8 45，46137，38231，32323，24605，06229，30 5 11，12513，14607，08417，18-NONE 323，24 6 05，06325，26419，20137，38847，48417，18 - NONE701，02-NONE 231，32513，14137，38 8 47，48233，34139，40325，26607，08231，32 5 13，14609，10515，16419，20701，02325，26 6 07，08421，22327，28139，40-NONE 419，20 7 01，02-NONE 703，04233，34515，16139，40 - NONE141，42235，36327，28609，10233，34 5 15，16517，18611，12421，22703，04327，28 6 09，10329，30423，24141，42-NONE 421，22 7 02，03705，06------ 235，36517，18141，42 - NONE237，38143，44329，30611，12235，36 5 17，18613，14519，20423，24705，06329，30 6 11，12NONE無異步緩存存儲器560的操作與圖14上面所示的子幀定時同步。從雙端口SRAM 741來的I/O(150)輸出數(shù)據(jù)字流以ERAMA(150)示例，它們的目標(biāo)為端口1-8，按照順序端口4、端口8、端口1，等等，而來自雙端口SRAM 742的I/OA(150)輸出數(shù)據(jù)字以ERAMB(150)示例，它們的目標(biāo)為端口1-8，按照順序端口3、端口7、端口2，等等。目標(biāo)為任何端口的信元有效負(fù)荷的傳輸在SRAM 741和742之間共享。這已參考ERAMA和ERAMB圖表示，其中，目標(biāo)為端口1的有效負(fù)荷八位位組45和46首先出現(xiàn)在ERAMA，102.8ns之后，跟著目標(biāo)為端口1的八位位組47和48出現(xiàn)在ERAMB上，然后大約437ns之后跟著目標(biāo)為端口1的下一個信元的有效負(fù)荷八位位組01和02。在目標(biāo)為端口1的有效負(fù)荷八位位組之間，(437-102)的間隙，一個明顯額外的335ns左右對應(yīng)于下一個信元字頭八位位組。字頭八位位組不由異步緩存存儲器560緩存。標(biāo)為RADDRA的行代表指向SRAM 741的B讀出地址端口的地址流，標(biāo)為RADDRB的行代表指向SRAM 742的A讀出地址端口的地址流。
圖15是說明轉(zhuǎn)接器750輸出部分的示意框圖。輸出部分包括字閂鎖618-622以及復(fù)用器707、708和711、712，如所示連接以便將來自SRAM 741和742的16比特字讀出到32比特寬的輸出總線547上，使目標(biāo)為端口1-4的數(shù)據(jù)占據(jù)引腳0-15，而目標(biāo)為端口5-8的數(shù)據(jù)占據(jù)引腳16-31。閂鎖618-622每個都響應(yīng)時鐘信號CKL26而操作，復(fù)用器707、708和711、712響應(yīng)來自圖13中D觸發(fā)器653的Q輸出端的延遲的選擇信號而操作。來自SRAM 741的I/OB端口的數(shù)據(jù)每25.7ns鎖存在閂鎖618中，而且來自SRAM 742的I/OA端口的數(shù)據(jù)類似地鎖存在閂鎖619中。復(fù)用器707和709相反地響應(yīng)選擇信號，輪流選擇當(dāng)前鎖存在閂鎖618和619中而且目標(biāo)分別為端口1、3、5和7以及端口2、4、6和8的數(shù)據(jù)字。目標(biāo)為奇數(shù)端口的數(shù)據(jù)字直接傳遞到復(fù)用器711和712，而目標(biāo)為偶數(shù)端口的數(shù)據(jù)字傳遞到閂鎖620，在那里被時鐘信號CKL26重定時，然后繼續(xù)傳遞到復(fù)用器711和712。閂鎖621和622驅(qū)動數(shù)據(jù)字流，這些數(shù)據(jù)字通過復(fù)用器711和712分別到達(dá)輸出總線547的引腳15-0和31-16，正如圖14中在標(biāo)為EDAT(150)和EDAT(3116)的行上所示例的，并且在表3中有相應(yīng)的列。這些對應(yīng)于圖7中的總線547。
圖7中引入的同步DS0互換存儲器520，參考圖16做更詳細(xì)的描述。在圖16中，同步DS0互換存儲器包括4個雙端口SRAM 771、772、773和774，兩個14比特字閂鎖624和625以及DS0復(fù)用器780。只用一對雙端口SRAM、即例如771和773就足夠提供圖6中所示例的DS0緩存器時隙交換機(jī)的功能，但是在這個例子中，通過使用圖16所示的4個雙端口SRAM，可以實現(xiàn)改進(jìn)的同步交換業(yè)務(wù)的系統(tǒng)通過量。如聯(lián)系圖12所看到的，每個SRAM具有A和B端口。圖7中的微控制器單元550提供連接存儲器數(shù)據(jù)，而且為此目的直接連接到SRAM 771和773。微控制器總線541在圖16中表示，包括地址引腳541a、控制引腳541c和數(shù)據(jù)引腳541d。SRAM 771和772存儲轉(zhuǎn)換連接表，分別實現(xiàn)SRAM773和774中八位位組的時分交換。SRAM 771的A端口通過地址引腳541a和三個控制引腳771c被訪問，以便通過數(shù)據(jù)引腳寫入和讀出數(shù)據(jù)。SRAM 771和773的B端口每個都被連接以具有連續(xù)激勵的讀功能，使得每個I/OB端口有效地成為一個連續(xù)的輸出端口。SRAM 771響應(yīng)其AB地址端口出現(xiàn)的每個地址，通過其I/OB端口經(jīng)由字閂鎖624，傳遞來自其相應(yīng)存儲位置的14比特。SRAM 773響應(yīng)字閂鎖624中鎖存的每個地址，通過它的I/OB端口傳遞來自其相應(yīng)存儲位置的16比特到DS0復(fù)用器780的ERAMA輸入。類似地，SRAM 772的B端口通過地址引腳541a和三個控制引腳772c被訪問，以便通過數(shù)據(jù)引腳寫入和讀出數(shù)據(jù)。SRAM 772和774的A端口每個都被連接以具有連續(xù)激勵的讀功能，使得I/OA端口成為連續(xù)的輸出端口。SRAM 772響應(yīng)其地址端口AA出現(xiàn)的每個地址，通過其I/OA端口經(jīng)由字閂鎖625，傳遞來自其相應(yīng)存儲位置的14比特。SRAM 774響應(yīng)字閂鎖625中鎖存的每個地址，通過它的I/OA端口傳遞來自其相應(yīng)存儲位置的16比特到DS0復(fù)接器780的ERAMB輸入。
因此如下這樣描述實施例的操作。因為SUNI端口訪問為兩個存儲單元同時同步在XDAT總線上，輸出SUNI端口通過兩條路由之一接收輸出有效負(fù)荷八位位組。一個路由是來自轉(zhuǎn)接器750的異步信元有效負(fù)荷，通過DS0復(fù)用器780重定時，而不需對有效負(fù)荷數(shù)據(jù)進(jìn)行修改。第二條路由是同步信元有效負(fù)荷，由DS0復(fù)用器780通過DS0八位位組交換過程轉(zhuǎn)移，然后從DS0復(fù)用器780出現(xiàn)。進(jìn)入第二條路由的信元代表TDM幀，從異步緩存存儲器560中的虛通道VP FIFO發(fā)送到有效的公共幀緩存器，在那里存儲有效負(fù)荷八位位組，用于下一個125ms幀間隔內(nèi)的隨后的DS0交換。當(dāng)下一幀的有效負(fù)荷八位位組被存儲時，前面存儲的八位位組以新的順序組合，產(chǎn)生輸出的替代有效負(fù)荷八位位組。
在控制輸出方向時，存儲器控制器580將一個存儲器指針傳遞到地址總線A 543，一個存儲器指針傳遞到地址總線B 542，允許到給定端口的輸出有效負(fù)荷同時在兩個存儲器560和520被訪問。與有效負(fù)荷有關(guān)的輸出字頭通過發(fā)送字頭總線545發(fā)送到接入單元，以便傳遞到給定的端口。有效負(fù)荷八位位組與字頭八位位組連接起來構(gòu)成54個信元八位位組，除了一個信元以外，其余的同步地寫入目標(biāo)SUNI單元。通過去掉信元的第6個八位位組將54個八位位組信元減少到53個八位位組。這個信元是第5個八位位組的重復(fù)，即輸出字頭中的字頭差錯碼HEC，是以前為了加速信元傳輸而加入的。此時將該八位位組去掉，使輸出的信元與ATM建議標(biāo)準(zhǔn)一致并與SUNI單元的操作兼容。通過在發(fā)送時鐘TFCLK所選的一個時鐘周期內(nèi)——該周期在時間上對應(yīng)于TDAT(70)引腳上出現(xiàn)第6個八位位組的時間——去掉、或者換句話說是禁止發(fā)送寫使能TWRENB，去掉該八位位組。
在同步DS0互換存儲器520中——圖16中做了詳細(xì)表示——SRAM 771和772作為DS0連接存儲器。換句話說，SRAM 771和772控制定義DS0交換功能的讀地址。SRAM 773和774在預(yù)先固定順序的存儲位置中存儲輸入八位位組對，使SRAM 773和774的隨機(jī)讀取提供兩個八位位組對序列。該序列在輸入ERAMA和ERAMB由DS0復(fù)用器780接收，在那里從每次讀出中選出每個時隙兩個八位位組中的一個，組成所需的八位位組組合用于發(fā)送。SRAM 773和774每個都裝載相同的來自輸出總線547的八位位組對，去掉其余的八位位組對。因此，在這個例子中，任何時刻最多只能容納一半的端口用于DS0交換。在某種程度上等效于很多STM設(shè)備中的集中器。由于來自最多4個端口的SONET幀中的每48個有效負(fù)荷八位位組中，只有44個同步有效負(fù)荷可用的信元情況，圖16中的SRAM 773和774作為一對可變的延遲線，有(44×48×4)＝8448個時隙可變。在125ms周期內(nèi)2.78ms子幀的個數(shù)可以很方便地改變，以適應(yīng)交換系統(tǒng)當(dāng)前所需的同步帶寬。這種集中功能實際上與STM交換系統(tǒng)相反，在STM交換系統(tǒng)中集中是由系統(tǒng)外設(shè)中的線路互連結(jié)構(gòu)確定，而在這個例子中，集中由交換系統(tǒng)中央的SRAM的容量確定。例如，如果只使用SRAM 771和773，SRAM 772和774去掉，電話業(yè)務(wù)就受到兩倍的集中。
在示范實施例中，發(fā)現(xiàn)任何可方便獲得的SRAM的實際存儲器訪問時間是限制系統(tǒng)性能的因素。這種限制性能可以通過結(jié)合DS0復(fù)用器780中適當(dāng)?shù)妮斎牒洼敵霾糠质褂脙蓚€SRAM來改善。輸出字的八位位組對可以選擇性地同時從異步緩存存儲器560寫入每個SRAM 773和774，產(chǎn)生1對相同的DS0映象。讀出通過DS0復(fù)用器780，在兩個SRAM之間交替，因此DS0存儲器520的八位位組讀出速率被有效地加倍了。任何兩個分別從SRAM 773和774隨機(jī)選出的DS0八位位組組成輸出八位位組對，在任何給定時隙中發(fā)送。
DS0復(fù)用器780由125ms幀脈沖定時并分別通過標(biāo)為FP和CLK26的輸入端連接了25.7ns的時鐘CLK26。DS0復(fù)用器780包括從輸出總線547接收32比特字的IDAT輸入和向發(fā)送TDM總線A 548發(fā)送32比特字的XDAT輸出。IRAM輸出提供相同的八位位組對，存儲在SRAM 773和774中通過標(biāo)為WADDR的輸出所連接的寫地址所定義的相同的地址位置上。寫地址是24個地址序列，每個序列從一個根或從存儲器控制器580通過地址總線B 542和標(biāo)為WCCM的寫連接存儲器輸入提供的連接存儲器指針得到。ERAMA和ERAMB接收分別從SRAM773和774讀出的所選的讀出八位位組。每個讀事件之前要在標(biāo)為CMA和CMB的輸入處提供有關(guān)的A和B最低有效地址比特。
參考圖16和17，輸入部分包括閂鎖626和627，連接它們分別將來自輸出總線547的引腳(150)和(3116)的字按時鐘輸出到本地數(shù)據(jù)總線826和827。來自地址總線B 542中寫地址部分(未表示)的15比特的寫信道連接存儲器地址WCCM通過閂鎖628按時鐘進(jìn)入本地WCCM總線828，閂鎖628由輸入信道連接存儲器時鐘ICCNMCLK操作。ICCNMCLK由存儲器控制器580提供并具有大約26ns的脈沖選通寬度。ICCNMCLK時鐘與圖8中所示的交錯的字頭出現(xiàn)同步并以每子幀出現(xiàn)八次的速率在任何一幀中一直出現(xiàn)。3比特譯碼器662，通過將來自閂鎖628的WCCM的最低三個有效比特譯碼，產(chǎn)生四個信號序列IWA、IWB、IWC和IWD。每次出現(xiàn)子幀脈沖SFP時，低和高組端口計數(shù)器668和669都設(shè)置到各自的預(yù)定狀態(tài)，并對時鐘脈沖CLK26的跳沿計數(shù)，分別在低和高端口計數(shù)器總線830和831上產(chǎn)生端口地址，如表4所示。
表4SFP計數(shù)器668計數(shù)器669CLK26狀態(tài)-口# 狀態(tài)-口#100-1 11-80001-2 00-51010-3 01-60011-4 10-71000-1 11-80001-2 00-51100-- 11--連接一個2比特譯碼器661，對低端口地址譯碼并藉此在輸出引腳661a、661b、661c和661d上產(chǎn)生四信道使能信號序列，以便操作復(fù)用器715和724。四個相同的接口信道電路A-D，731-734，如圖所示相同地連接；但是來自2比特譯碼器662的引腳除外，該引腳以四個信號IWA、IWB、IWC和IWD序列出現(xiàn)，分別連接到相應(yīng)的接口信道電路A、B、C和D，731-734上。
接口信道電路A，731，在圖17a中詳細(xì)說明。寫連接存儲器地址WCCM在本地WCCM總線828上通過閂鎖628接收。寫連接存儲器地址WCCM與接口信道電路A 731有關(guān)的那些同步于IWA信號的每次出現(xiàn)而被選出。閂鎖633中所選擇的寫連接存儲器地址WCCM由3比特端口地址和9比特寫偏移地址組成。一個2比特的復(fù)用器716和一個16比特的復(fù)用器713響應(yīng)3比特端口地址的最高有效比特而操作。因此2比特復(fù)用器716將低端口總線830或高端口總線831的2比特內(nèi)容傳遞給比較器電路696的B輸入端。同時，16比特復(fù)用器713將來自本地總線826的低八位位組對或來自本地總線827的高八位位組對傳遞到閂鎖631和632。比較器電路696在其A輸入端接收3比特端口地址的2個較低有效比特。計數(shù)器666與信號IWA的每次出現(xiàn)同步并響應(yīng)混合時鐘信號CLKOE中的脈沖操作，產(chǎn)生地址0-24(二進(jìn)制00000-11000)。計數(shù)器666的輸出地址24由譯碼器664譯碼，提供禁止比較器696的信號。只要來自譯碼器664的信號一直不出現(xiàn)，比較器696就操作，提供從地址總線B542所選的端口地址和和計數(shù)器830和831產(chǎn)生的端口地址之間每次匹配的指示。包括與門680-683和D觸發(fā)器672和673如圖所示連接——的邏輯電路提供交替的低(CLKE)和高(CLKO)時鐘。從計數(shù)器666的輸出得到的最低有效比特以102.8ns間隔變化并用做ODD/EVEN信號。在來自比較器696的匹配指示出現(xiàn)時，邏輯電路響應(yīng)ODD/EVEN信號和時鐘CLK26而操作，產(chǎn)生低(CLKE)和高(CLKO)時鐘，每個持續(xù)周期大約25ns并以205.6ns的間隔重復(fù)。來自與門682和683輸出的引腳，將偶和奇時鐘CLKE和CLKO提供給閂鎖631和632的時鐘信號輸入和或門684的輸入?；蜷T684產(chǎn)生復(fù)合信號CLKOE，計數(shù)器666響應(yīng)該信號產(chǎn)生順序地址。在每次匹配中，14比特寫SRAM地址WADDR由24個增量序列結(jié)合偏移寫地址組成，后者是當(dāng)前鎖存的寫存儲器指針的9個有效比特。當(dāng)二進(jìn)制計數(shù)11000達(dá)到時，來自譯碼器的信號出現(xiàn)，禁止再產(chǎn)生時鐘CLKE、CLKO和CLKOE。這種狀態(tài)持續(xù)到計數(shù)器666再次被信號IWA的下次出現(xiàn)清除到二進(jìn)制00000，因此下一次匹配再次啟動計數(shù)器666。響應(yīng)時鐘CKLE和CKLO輪流裝載的閂鎖631和632的內(nèi)容被交替選中，并再ODD/EVEN信號的控制下，通過16比特復(fù)用器714傳遞到IRAM總線。在每次匹配中，寫消除信號WN(圖16)無效，SRAM 773和774將所選的八位位組對存儲在WADDR定義的地址位置中。所有針對圖17和17a中的裝置所描述的各種門和鎖定過程都將處理延遲了幾個時鐘周期。通過提前提供來自存儲器控制器580的寫信道連接存儲器地址WCCM，考慮到這種延遲。
參考圖16和18，輸出部分包括，圖18b中的閂鎖634和635，連接它們以便將來自ERAMA和ERAMB總線的引腳(150)的字按時鐘分別輸入到八比特復(fù)用器717和718的第一和第二輸入。來自SRAM 771的I/OB輸出的單個比特，標(biāo)為CMA的，用于通過復(fù)用器717從總線ERAMA中選擇鎖定的八位位組對中的一個八位位組。類似地，來自SRAM 772的I/OA輸出的單個比特，標(biāo)為CMB的，用于通過復(fù)接器718從總線ERAMB中選擇所定的八位位組對中的一個八位位組。所選的八位位組傳遞到本地數(shù)據(jù)總線836。將來自地址總線B 542的讀地址部分(未表示)的15比特的讀信道連接存儲器地址RCCM，通過由輸入信道連接存儲器時鐘ECCNMCLK操作的閂鎖636，按時鐘送到本地RCCM總線838上。ECCNMCLK由存儲器控制器580提供，具有大約26ns的脈沖選通寬度。一個3比特譯碼器663，通過將來自閂鎖636的RCCM的三個最低有效比特譯碼，提供四個信號序列，EWA、EWB、EWC和EWD。傳輸信號EWA、EWB、EWC和EWD的引腳分別連接到相應(yīng)的接口信道電路A、B、C和D，736-739。低和高端口計數(shù)器總線，830和831，從圖17中引出并如所示地連接。
接口信道電路A，736，在圖18a中詳細(xì)說明。讀連接存儲器地址RCCM在本地RCCM總線838上通過閂鎖639接收。讀連接存儲器地址RCCM與接口信道電路A 736有關(guān)的那些同步于來自譯碼器663的EWA信號的每次出現(xiàn)而被閂鎖639選出。閂鎖639中所選擇的讀連接存儲器地址RCCM由3比特端口地址和9比特讀偏移地址組成。一個2比特的復(fù)用器726和一個16比特的復(fù)用器719響應(yīng)3比特端口地址的最高有效比特而操作。因此2比特復(fù)用器726將低端口總線830或高端口總線831的2比特內(nèi)容傳遞給比較器電路697的B輸入端。同時，8比特復(fù)用器717和718將來自閂鎖634和635的低或高八位位組通過本地總線836傳遞，以便分別在時鐘信號ECKLE和ECKLO的控制下按時鐘進(jìn)入閂鎖637或638。閂鎖637和638之一的內(nèi)容由16比特復(fù)用器719響應(yīng)ODD/EVEN信號來選擇，ODD/EVEN信號來自計數(shù)器667的最低有效輸出比特。
比較器電路696在其A輸入端接收3比特端口地址的2個較低有效比特。計數(shù)器667與選通脈沖EWA的每次出現(xiàn)同步，并響應(yīng)混合時鐘信號ECLKOE中的脈沖操作，產(chǎn)生地址0-24(二進(jìn)制00000-11000)。來自計數(shù)器667的輸出地址二進(jìn)制11000由譯碼器665譯碼，提供禁止比較器697的信號。只要來自譯碼器665的信號一直不出現(xiàn)，比較器697就操作，提供從地址總線B 542所選的端口地址和總線830和831的端口地址之間每次匹配的指示。包括與門685-690和D觸發(fā)器674和675——如圖所示連接——的邏輯電路提供交替的低(ECLKE)和高(ECLKO)時鐘。來自計數(shù)器667的ODD/EVEN信號，以205.6ns間隔變化。在引腳661a上每次出現(xiàn)EWA信號時，邏輯電路響應(yīng)ODD/EVEN信號和時鐘CLK26而操作，產(chǎn)生偶(ECLKE)和奇(ECLKO)輸出時鐘，每個持續(xù)周期大約26ns并以205.6ns的間隔重復(fù)。來自與門690和689輸出的引腳，將偶和奇時鐘ECLKE和ECLKO提供給閂鎖631和632的時鐘信號輸入和或門691的輸入。或門691產(chǎn)生混合信號ECLKOE，計數(shù)器667響應(yīng)該信號產(chǎn)生順序地址。14比特讀連接存儲器地址序列RADDR由0-24個序列結(jié)合偏移讀地址組成，后者是當(dāng)前鎖存的讀連接存儲器指針的9個有效比特。A-D信道電路736-739中的每一個提供從SRAM 771和772讀取時隙交換地址的地址。地址流通過14比特復(fù)用器725響應(yīng)來自圖17的譯碼器661的輸出661a-661d的信道選擇信號來提供。復(fù)用器725的輸出連續(xù)地按時鐘通過由25.7ns時鐘CKL26操作的閂鎖642，為SRAM 771和772的B和A端口提供地址RADDR。正如前面所討論的，SRAM 771和772連續(xù)地讀出以前存儲的時隙交換地址列表，并因此使SRAM 773和774連續(xù)地讀出存儲在其中的八位位組對。由于兩個列表一般是不同的，四個不同的同步信號源的八位位組在每25.7ns的時間間隔內(nèi)被閂鎖634和635捕獲。在每個25.7ns時間間隔內(nèi)，來自閂鎖634和635中每一個的八位位組由復(fù)用器717和718選擇并分配到A-D信道電路736-739上，準(zhǔn)備組成輸出信元有效負(fù)荷。因此在這個例子中，每125ms的TDM幀周期中，可以提供8,448個時隙交換連接的容量，或者換句話說，提供最多4,224個全雙工的電話通話。這相當(dāng)于交換系統(tǒng)容量的幾乎一半。
組成輸出數(shù)據(jù)字的設(shè)備在圖18c中表示，它或者從DS0復(fù)用器780的IDAT端口直接選擇數(shù)據(jù)，或者從信道電路A-D中選擇數(shù)據(jù)。每個16比特的輸出數(shù)據(jù)字的組裝，來自復(fù)用器717-719和閂鎖637和638所執(zhí)行的一系列兩個八位位組對的選擇。32比特輸出字的最后組裝如下完成控制一對16比特復(fù)用器720和721將來自A、B、C和D信道電路736-739之一的八位位組對分別傳遞到一對16比特復(fù)用器722和723中每一個的輸入。復(fù)用器720和721的四選一控制分別由來自引腳841a-d和引腳842a-d的高及低組選擇信號來提供。
對輸出字或數(shù)據(jù)字IDAT的最后選擇提供32比特輸出數(shù)據(jù)字XDAT，由復(fù)用器722和723中的每一個分別響應(yīng)來自引腳841a-d和引腳842a-d的高及低組選擇信號在或門692和693中的邏輯或來完成。選擇信號在任何一個引腳上的出現(xiàn)允許相應(yīng)的復(fù)用器選擇性地傳遞來自SRAM 773和774的八位位組對。否則從SRAM 741和742的當(dāng)前輸出直接作為輸出數(shù)據(jù)傳遞到發(fā)送TDM總線A 548。選擇信號來自四個信道電路A-D，736-739中的一個。
高及低組選擇信號在圖18a所示的邏輯電路中產(chǎn)生，該圖中表示了信道單元A 736的電路。信道單元A、B、C和D中的每一個包括與門687和688以及D觸發(fā)器676和677，如圖所示連接。在CLK26的每個時鐘脈沖下，從比較器697出現(xiàn)的匹配信號允許RCCM中端口地址部分的MSB的狀態(tài)鎖存到觸發(fā)器687中，其互補狀態(tài)鎖存到觸發(fā)器677中。以信道單元A 736為例，引腳841a和842a分別將觸發(fā)器676和677的輸出連接到復(fù)用器720和721，其它的B-D信道電路通過引腳841b、841c、841d和842b、842c、842d連接，如圖18c中所示。觸發(fā)器676和677的Q輸出端的有效選擇信號是低電平。在任何時刻只有一個輸出有效。由于任何時刻四個信道使能引腳661a-661d中只有一個出現(xiàn)，那么在所述的任何時刻四個A-D信道電路中只有一個有效地產(chǎn)生連接存儲器地址序列。
正如前面所示，同步DS0互換存儲器520和異步緩存存儲器560都受存儲器控制器580控制而操作。存儲器控制器580的結(jié)構(gòu)參考圖19在功能單元方面表示并描述，并參考圖20、21、22、23和24做更詳細(xì)的描述。
圖19中所示的結(jié)構(gòu)包括輸入字頭處理器901，連接它以便從接收字頭總線544接收輸入信元字頭。輸入字頭處理器901區(qū)分異步有效負(fù)荷信元和同步有效負(fù)荷信元的字頭，通過字頭總線930將其路由選擇到異步輸入處理器903或DS0輸入處理器904以及DS0/VP轉(zhuǎn)換存儲器905。異步輸入處理器903負(fù)責(zé)產(chǎn)生將異步有效負(fù)荷寫入FIFO的地址信息。輸入/輸出處理器雙向總線927提供異步輸入處理器903和輸出定時處理器921之間的通信鏈路。輸出定時處理器921通過DS0傳輸總線931鏈接，從DS0緩存和傳輸處理器906接收信息。輸出定時處理器921通過輸出定時存儲器總線947在輸出定時存儲器922中存儲并檢索輸出定時信息。通過異步字頭存儲器總線928連接異步字頭存儲器911，與異步輸入處理器903和輸出定時處理器921交換數(shù)據(jù)。DS0輸入處理器904和DS0緩存和傳輸處理器906都被鏈接，以便通過DS0/虛通道轉(zhuǎn)換存儲器(VPTM)總線929與DS0/VP轉(zhuǎn)換存儲器905通信；它們被鏈接，以便通過指針總線926與異步指針表912和緩存器指針表913通信；而且它們通過緩存器狀態(tài)總線925與緩存器狀態(tài)存儲器914鏈接。異步指針表912和異步字頭存儲器911都通過輸入/輸出處理器雙向總線927連接以便從異步輸入處理器903接收地址信息。DS0緩存和傳輸處理器906為連接存儲器寫產(chǎn)生器907提供DS0連接存儲器寫尋址信息。連接存儲器寫產(chǎn)生器907產(chǎn)生15比特的DS0寫信道連接存儲器指針WCCM，送到地址總線B542中的寫地址部分，用于圖16中SRAM 771和772的操作。DS0緩存和傳輸處理器906也在緩存器DS0讀地址總線938上提供彈性存儲讀地址信息。DS0輸入處理器904在同步寫地址總線937上提供緩存器寫尋址信息。輸出定時處理器921在發(fā)送字頭總線545上提供輸出字頭(EHDR)，并在異步讀地址總線936上提供地址信息。連接存儲器讀產(chǎn)生器923響應(yīng)輸出定時處理器921，在地址總線B 542的讀地址部分上提供15比特的讀信道連接存儲器地址RCCM，用于圖16中SRAM 741和742的存儲。連接信元地址產(chǎn)生器924以便從總線935、936、937和938的每一個中接收尋址信息，并從此在地址總線A 543上提供信元有效負(fù)荷寫存儲器指針和信元有效負(fù)荷讀存儲器指針(CRWADDR)。與微控制器單元550以及端口8處的端口電路518的雙向信息交換由微控制器總線訪問電路917提供。用于存儲器控制器580操作的定時信號由定時電路918響應(yīng)25.7ns的時鐘信號CKL26和SONET幀脈沖信號FP產(chǎn)生。圖19中單元與控制總線訪問電路917和定時電路918的連接通過微控制器訪問總線917a和定時總線918a提供；但是由于這些連接對于電子交換或電子計算機(jī)技術(shù)領(lǐng)域的一般技術(shù)人員都是很顯然的，因此這些連接只在它們對理解交換系統(tǒng)的控制有益的那些例子中再做揭示。
在對圖19-23的描述中，有時為了方便起見，在描述其中的單元連接到不同的總線和引腳時，使用了這樣的詞匯，例如“通信”、“驅(qū)動”、以及“接收”。在這種描述中，“通信”或“通信中”這樣的詞匯意味著連接是雙向的，即通信中的單元都是流經(jīng)所提到的總線或引腳的信號的發(fā)端或?qū)懚?，以及接收端或讀端?！膀?qū)動”這個詞匯的意思是該連接是輸出性的，即該單元是流經(jīng)所提到的總線或引腳的信號的發(fā)端或?qū)懚??！敖邮铡边@個詞匯的意思是該連接是輸入性的，即該單元是流經(jīng)所提到的總線或引腳的信號的接收端或讀端。
圖20中更詳細(xì)地表示了輸入字頭處理器901。輸入字頭控制器940響應(yīng)幀脈沖信號FP和時鐘CLK26，在本地控制總線940c上產(chǎn)生定時信號和控制信號，啟動掃描八個端口511-518，尋找等待傳輸?shù)男旁＝邮兆诸^總線544上的輸入ATM信元字頭由字頭接收和存儲器941來檢查。字頭接收和存儲器941、虛連接和虛通道轉(zhuǎn)換(VP&VPT)存儲器943、操作管理和維護(hù)(OA&M)檢測電路944。以及無效字頭檢測電路945共同連接到本地控制總線940c。單元943和945共同連接到微控制器訪問總線917a。單元941-945也共同連接到字頭總線930。OA&M檢測電路944分別在引腳949和950上提供輸入和輸出OA&M保留信元標(biāo)志。無效字頭檢測電路945分別引腳951和952上提供錯字頭中斷和錯字頭標(biāo)志。
圖19中的異步輸入處理器903負(fù)責(zé)處理異步信元，它們被指定為輸入保留、輸出保留和無效異步中的一個。圖21中示例的異步輸入處理器903，包括連接以便從中接收信號的異步輸入控制器955；輸入OA&M保留信元標(biāo)志引腳949、輸出OA&M保留信元標(biāo)志引腳950、錯字頭中斷引腳951、時鐘引腳CLK26以及幀脈沖引腳954。異步輸入控制器955也被連接，以便與輸入/輸出處理器雙向總線927通信、與本地控制器總線955c通信、與微處理器訪問總線917a通信、以及從字頭總線930接收。連接異步寫指針管理器956，以便從字頭總線930接收，并被連接以便與微處理器訪問總線917a和本地控制總線955c通信。連接字頭修改電路957，以便與微處理器訪問總線917a通信，并從字頭總線930和本地控制總線955接收。連接該異步寫指針管理器956，以便通過指針總線926與圖19中所示的異步指針表912通信，并通過溢出引腳960向異步輸入控制器955發(fā)送溢出信號。異步寫指針管理器956是異步寫地址總線935上的異步有效負(fù)荷寫地址的源，以及溢出中斷引腳962上溢出中斷信號的源。異步寫指針管理器956和字頭修改電路957都被連接，以便通過讀/寫指針訪問總線927尋址圖19中所示的異步指針表912和異步指頭存儲器911。異步寫指針管理器956通過指針總線926與異步指針表912交換數(shù)據(jù)。字頭修改電路957通過異步字頭存儲器總線928與異步字頭存儲器911交換數(shù)據(jù)。
圖19中的DS0輸入處理器904，產(chǎn)生用于捕獲輸入同步有效負(fù)荷數(shù)據(jù)的寫尋址信息，并在圖22中詳細(xì)表示。通過輸入OA&M保留信元標(biāo)志引腳949、輸出OA&M保留信元標(biāo)志引腳950、錯字頭標(biāo)志引腳951、時鐘引腳CLK26、幀脈沖引腳954、以及溢出引腳997連接DS0輸入控制器971以便接收信號。連接DS0輸入控制器971，以便從字頭總線930接收信號、與微處理器訪問總線917a通信、以及通過本地控制總線971c提供定時和控制信號。連接緩存器狀態(tài)管理器電路976，以便從指針總線926和DS0/VPTM總線929接收信號、并與緩存器狀態(tài)總線925通信。連接緩存器寫指針管理器電路972從字頭總線930接收信號、從本地控制總線971c接收控制信號并從DS0/VPTM總線929接收信號。該緩存器寫指針管理器電路972被連接以便與緩存器狀態(tài)總線925通信，并且它也是溢出中斷引腳979、溢出引腳977以及讀/寫指針訪問總線926中每一個的驅(qū)動器。該緩存器寫指針管理器電路972是同步寫地址總線937上同步有效負(fù)荷寫尋址信息的源。
圖19中的DS0緩存器和傳輸處理器906，產(chǎn)生從異步緩存存儲器560中提取信元有效負(fù)荷的讀尋址信息，并在圖23中做更詳細(xì)的表示。連接緩存和傳輸控制器981以便驅(qū)動DS0/VPTM總線929、通過本地控制總線981c傳輸控制和定時信號。緩存和傳輸控制器981從字頭總線930、微處理器訪問總線917a、幀脈沖引腳954、欠載引腳985、以及時鐘引腳CLK26接收信號。連接信元丟失檢測電路982，以便與緩存器狀態(tài)總線925和讀/寫指針訪問總線926通信。連接緩存器狀態(tài)管理器電路983以便驅(qū)動讀/寫指針訪問總線926、與緩存器狀態(tài)總線925通信、并接收來自DS0/VPTM總線929和本地控制總線981c的信號。緩存器讀指針管理器電路984是呈現(xiàn)在緩存器DS0讀地址總線938上的讀尋址信息的源，以及引腳986上欠載中斷信號的源。連接緩存器讀指針管理器電路984以便驅(qū)動欠載引腳985、通過緩存器狀態(tài)總線925通信以及從DS0/VPTM總線929和本地控制總線981c接收信號。
圖19中的輸出定時處理器921在圖24中做更詳細(xì)的表示。連接輸出控制器991以便從幀脈沖引腳954和時鐘引腳CLK26接收信號。連接該輸出控制器991以便通過本地控制總線991c通信、并驅(qū)動讀/寫指針訪問總線994。圖19中的輸出定時存儲器922，與輸出控制器991通信以便通過定時存儲器總線947，提供對存儲器922中的輸出定時表的訪問。連接輸出字頭組裝器電路992以便通過異步字頭存儲器總線928通信，并且連接它從本地控制總線991c和輸出連接總線994接收信號。輸出字頭組裝器電路992是發(fā)送字頭總線545上輸出字頭(EHDR)的源點。連接讀指針管理器電路993以便通過異步字頭存儲器總線928通信，并且連接它從本地控制總線991c和輸出連接總線994接收信號。該讀指針管理器電路993驅(qū)動讀/寫指針訪問總線926。該讀指針管理器電路993是流經(jīng)緩存器異步讀地址總線936和信元地址產(chǎn)生器924的異步存儲器指針的源，以便在地址總線A543上發(fā)送。該讀指針管理器電路993也是它通過總線939和連接讀存儲器產(chǎn)生器為地址總線B542和總線996上涉及的目標(biāo)端口和轉(zhuǎn)接器電路號提供的DS0連接存儲器指針的源。
與同步DS0互換存儲器520和異步緩存存儲器560結(jié)合，存儲器控制器580的操作可以看作是一種正交控制處理，只需要具有信元何時出現(xiàn)在輸入端口的指示并具有已清除的輸出端口，以便發(fā)出存儲器指針，引導(dǎo)信元有效負(fù)荷流。存儲器控制器580存儲來自未表示出來的呼叫控制器的DS0時隙交換信息，并將該信息與輸入信元字頭相關(guān)聯(lián)，在所需時刻產(chǎn)生寫和讀指針。
存儲器控制器580也區(qū)分信令和監(jiān)控信元，以及諸如，所提到的OA&M信元。OA&M信元具有異步有效負(fù)荷，用于在整個交換設(shè)施網(wǎng)絡(luò)上攜帶信令、監(jiān)控、管理和特殊消息。目標(biāo)為存儲器控制580的OA&M信元從一個端口被路由選擇通過異步緩存存儲器560到達(dá)端口518處的ALL5單元。它通過AAL5單元518提供給微控制器總線581，使存儲器控制器580可以通過存儲控制器總線訪問電路917得到。而且微控制器550或者存儲器控制器580可以產(chǎn)生OA&M信元，用于發(fā)送到包括呼叫控制器在內(nèi)的遠(yuǎn)端實體。
存儲器控制器580攔截輸入信元的字頭，確定它的地址指針是什么，以使信元的有效負(fù)荷被異步緩存存儲器560處理，并且，如果必要的話，由同步互換存儲器520的DS0交換功能處理。
如圖8中的定時圖所示，已規(guī)則的周期性序列掃描SUNI端口511-518，以便接收一個等待通過交換系統(tǒng)傳輸?shù)男旁?。?dāng)輸入字頭處理器901接收到一個信元字頭時，該信元字頭的第一個八位位組伴隨一個由接入單元501或502所呈現(xiàn)的SOIHDR標(biāo)志，表示從此刻開始發(fā)送字頭。輸入字頭處理器901通過將SOIHDR標(biāo)志的出現(xiàn)與分配給該端口的時隙相關(guān)聯(lián)，確定輸入端口號。在輸入字頭中，VP和VC域以及端口號都由輸入字頭處理器901使用，通過DS0/VP轉(zhuǎn)換存儲器中的接入信息確定對信元的處理。因此，字頭修改電路957可以修改字頭域中的任何信息并將該字頭發(fā)送到異步字頭存儲器911，存儲在911中以備輸出定時處理器921使用。
在ATM信元字頭中，那些表示具有幾種類型的異步有效負(fù)荷的字頭可能影響該信元的處理。通過使用各種的字頭域和虛連接及虛通道轉(zhuǎn)換VC&VPT存儲器943中的VP查找表項來檢查字頭，以確定信元類型。VP查找表包括定義給定虛通道標(biāo)識符(VPI)地址范圍的信息，該信息用于每個端口的輸入信元。將信元字頭的VPI地址與端口的VPI地址范圍相比較，將信元類型分配為以下幾種之一未分配的、錯字頭、出鏈路保留(ORC)、入鏈路保留(IRC)、DS0、以及異步的。
未分配的信元由GFC域有效來標(biāo)識。該有效負(fù)荷被丟棄，該信元不需要做進(jìn)一步的處理。
錯字頭信元在無效字頭檢測電路945中通過確定其不是未分配的且不在給定VPI地址范圍內(nèi)來識別，當(dāng)出現(xiàn)錯字頭時，無效字頭檢測電路945在引腳952上出現(xiàn)錯字頭標(biāo)志，并且只要相應(yīng)的屏蔽比特是無效的，就在引腳951上產(chǎn)生一個中斷信號。如果前一個錯字頭中斷沒有掛起，信元字頭和端口號就被寄存，可以隨后查找，以便確定該中斷的原因。除了這種寄存以外，字頭及其有關(guān)的有效負(fù)荷數(shù)據(jù)都被拋棄。VPI和PT域提供給OA&M檢測電路944，檢測輸入保留信元的每次出現(xiàn)以及輸出保留信元的每次出現(xiàn)。
ORC是OA&M信元，其目標(biāo)是另一個交換系統(tǒng)。OA&M信元從AAL5單元518的微控制器總線組裝。ORC通過確定其不是未分配的也不是錯字頭、其字頭具有給定VPI地址范圍內(nèi)的VPI，來識別。ORC具有異步有效負(fù)荷。
IRC是從另一個交換系統(tǒng)到達(dá)的OA&M信元，而且其目標(biāo)是AAL5單元518。IRC通過確定其不是未分配的、錯字頭、或ORC、而且具有VC&VPT存儲器943中規(guī)定范圍內(nèi)的VCI地址或PT域。IRC具有異步有效負(fù)荷。
異步信元和DS0信元通過確定其不是未分配的、錯字頭、ORC、或IRC來識別。DS0信元通過確定其具有VC&VPT存儲器943的轉(zhuǎn)換表中規(guī)定的非異步信元標(biāo)志來識別。
輸入字頭控制器901開始按圖8中所示的序列掃描端口，與每2.78ms子幀時間間隔開始處的第一個時隙同步。當(dāng)來自輸入端口的輸入信元有效負(fù)荷被存儲在目標(biāo)輸出FIFO隊列中時，有關(guān)的輸出字頭被組裝并存儲在異步字頭存儲器911中，準(zhǔn)備向輸出端口發(fā)送。有關(guān)的輸出字頭的存儲位置直接參考于輸出有效負(fù)荷。異步字頭存儲器911的尋址由目標(biāo)端口號和隊列中的位置來索引，信元有效負(fù)荷按照這個隊列存儲在目標(biāo)端口的輸出緩存器中。存儲在異步字頭存儲器911中的信息包括輸出VPI，它是從輸入信元字頭的VP域中、參考DS0/VP轉(zhuǎn)換存儲器905而得到的。組裝的輸出字頭包括輸出VPI和PT、CLP、VCI域，一般對應(yīng)于輸入字頭中的那些域。
在從接入單元501的發(fā)送進(jìn)行到第一個有效負(fù)荷八位位組之前，額外的字頭八位位組(HEC)的插入以及由閂鎖611和612插入到有效負(fù)荷傳播中的時鐘周期時延，為存儲器控制器580提供了處理該字頭的一些時間。一旦被輸入字頭處理器901識別為具有異步有效負(fù)荷的輸入信元字頭，通過字頭總線930被路由選擇到異步輸入處理器930并隨后在輸出定時處理器921的輸出字頭組裝器922中排隊，準(zhǔn)備傳遞到指定的目標(biāo)端口。異步輸入處理器903中的異步寫指針管理器956在異步寫地址總線935上產(chǎn)生寫地址指針，將輸入信元的異步有效負(fù)荷的每一項導(dǎo)入一個輸出緩存器，即與目標(biāo)端口關(guān)聯(lián)的FIFO隊列。信元地址產(chǎn)生器924使用地址指針在地址總線A 543上同步地產(chǎn)生一串地址，使得當(dāng)有效負(fù)荷的第一個八位位組傳輸經(jīng)過轉(zhuǎn)換器750(圖12)的同時，第一個地址將穿過地址流水線760。如果與目標(biāo)端口有關(guān)的FIFO隊列在輸入信元有效負(fù)荷的存儲過程中被填滿，標(biāo)志CA反轉(zhuǎn)，表示溢出狀態(tài)。這個狀態(tài)由異步寫指針管理器956檢測，在引腳962上產(chǎn)生溢出中斷。只要輸出緩存器溢出狀態(tài)不是已經(jīng)存在——因為可能前面已經(jīng)出現(xiàn)了溢出狀態(tài)，輸入端口號、目標(biāo)端口號、VPI、IRC標(biāo)志、以及ORC標(biāo)志就都被寄存，以便溢出診斷過程中可能會用到。當(dāng)檢測到溢出狀態(tài)時，信元的有效負(fù)荷被簡單地拋棄并開始下一個輸入信元的接收。
一般在一段時間以后，根據(jù)FIFO隊列的充滿程度而定，讀指針管理器993的緩存器異步讀地址總線936上的讀地址指針將前進(jìn)到有效負(fù)荷被寫入FIFO隊列的地址序列處。在這個事件前六個端口時隙，輸出字頭組裝器電路將開始把信元的字頭讀到發(fā)送字頭總線545上，以便TDM傳輸?shù)侥繕?biāo)端口電路。以隊列地址指針對讀信元有效開始，信元地址產(chǎn)生器543就開始產(chǎn)生地址序列，規(guī)定信元有效負(fù)荷被從何處讀出的存儲位置，該有效負(fù)荷以八位位組成對的形式、在通過轉(zhuǎn)接器750輸出部分的TDM中、輸送到總線547上。在八位位組串過復(fù)用器722或723之后，它們作為輸出數(shù)據(jù)出現(xiàn)在發(fā)送TDM總線A上，藉此完成將異步信元傳輸?shù)剿哪繕?biāo)端口所需的交換功能。
具有同步信源的有效負(fù)荷的輸入信元字頭作為DS0類型字頭被輸入字頭處理器901接收并識別，大致相同于所描述的方式，除了DS0類型字頭通過字頭總線930被路由選擇到DS0輸入處理器904。DS0類型字頭也在輸出定時處理器921的輸出字頭組裝器992中排隊以便隨后、至少在一個幀周期之后、傳輸?shù)街付ǖ哪繕?biāo)端口。DS0輸入處理器904中的緩存器寫指針管理器972產(chǎn)生同步寫地址總線937上的寫地址指針，將輸入信元的同步有效負(fù)荷項導(dǎo)入DS0輸出緩存器，即與目標(biāo)端口相關(guān)聯(lián)的FIFO隊列。信元地址產(chǎn)生器924使用該地址指針同步地產(chǎn)生地址總線A543上的一系列地址，使得當(dāng)有效負(fù)荷的第一個八位位組傳播經(jīng)過轉(zhuǎn)接器750的同時，第一個地址穿過地址流水線760。
DS0輸出緩存器的讀出管理由DS0緩存及傳輸處理器906執(zhí)行，提供異步緩存存儲器560中的彈性存儲功能，某種程度上類似于典型STM電信設(shè)施中用于接收TDM比特流的彈性存儲功能。彈性存儲功能為TDM中繼線所用的每個VP提供DS0幀排隊功能。彈性存儲功能調(diào)節(jié)信元在通過ATM網(wǎng)絡(luò)傳輸時所經(jīng)歷的不同的VP延遲。隨著每個125ms幀周期的出現(xiàn)，DS0緩存及傳輸處理器906使異步緩存存儲器520，通過輸出總線547傳遞信元同步有效負(fù)荷的組合幀。每個組合幀限制于當(dāng)前分配給TDM中繼線使用的DS0信道，并由包括所有可能的DS0數(shù)據(jù)的有效負(fù)荷組成，這些數(shù)據(jù)是在下一個125ms幀周期中發(fā)送的。但是，只有實際使用的那些DS0信道才在同步DS0互換存儲器520中被時分交換。任何空閑的DS0信道都不訪問而且最終要被重寫。
輸出定時處理器921負(fù)責(zé)將輸出信元有效負(fù)荷和相應(yīng)字頭的傳輸導(dǎo)向端口單元511-518。輸出定時處理器921影響從異步緩存存儲器560中讀出異步信元有效負(fù)荷、并影響從同步DS0互換存儲器520中存儲的八位位組幀中組裝DS0信元有效負(fù)荷。DS0信元有效負(fù)荷由DS0連接存儲器、SRAM 771和772中存儲的尋址信道連接映射來組裝。一個信道連接映射由一個在SRAM 773和774中讀存儲位置的地址列表組成，存儲位置中包括用于組裝XDAT DS0信元有效負(fù)荷幀的八位位組。每個信元的有效負(fù)荷順序插入預(yù)定的為給定端口保留的時隙中。
為了位于遠(yuǎn)端的呼叫控制器對電話呼叫管理的方便起見，使用兩條連接映射存儲信道連接映射。在任何時刻，一條連接映射被指定為非激活，而另一條連接映射被指定為激活。激活的連接映射記錄DS0時分連接的當(dāng)前狀態(tài)。非激活的連接映射持續(xù)一段時間，進(jìn)入對DS0時分連接的未來狀態(tài)記錄。非激活連接映射提供給遠(yuǎn)端呼叫控制器，用于建立新的DS0連接并拆除舊的DS0連接。連接映射的交替由呼叫控制器控制。首先最新的非激活連接映射用新的激活連接映射更新，然后來自呼叫控制器的變更輸入，當(dāng)它們被接收到時，進(jìn)入非激活映射。這個過程繼續(xù)而且一度可能擴(kuò)展到一秒或更多，隨后連接映射的指定與幀邊界同步地交換。該過程有時重復(fù)，以便DS0交換被更新，影響所需的當(dāng)前電話連接。
DS0輸入處理器904參照DS0/VP轉(zhuǎn)換存儲器905中的數(shù)據(jù)，確定從輸入字頭處理器傳來的DS0類型的字頭是否被接受，如果是，控制信元的DS0有效負(fù)荷進(jìn)入隊列。
如果輸入DS0信元被接受，DS0信元的源端口必須為DS0業(yè)務(wù)而啟動，而且DS0信元的VC必須在DS0/VP轉(zhuǎn)換存儲器905中被存為激活態(tài)。如果兩條要求都沒滿足，輸入DS0信元就被整個拋棄。在接受的DS0信元中，VCI字頭域用于訪問DS0/VP轉(zhuǎn)換存儲器905中的DS0/VP/VC轉(zhuǎn)換表，以便得到VC緩存器地址。VC緩存器地址提供對緩存狀態(tài)存儲器914中的緩存器狀態(tài)表的訪問，以便識別一個指定給該VC的FIFO隊列緩存器。FIFO隊列緩存器標(biāo)識符用于訪問存儲在緩存器指針表913中讀寫連接存儲器指針的一個完整幀組。緩存器狀態(tài)存儲器914存儲每個FIFO隊列緩存器瞬時使用的運行記錄。在這個例子中，奇數(shù)幀和偶數(shù)幀有分別的DS0 FIFO隊列緩存器。與每個FIFO隊列緩存器相聯(lián)系，這個記錄包括彈性存儲門限標(biāo)志，PT域最低有效比特和狀態(tài)比特映射。狀態(tài)比特映射標(biāo)識包括有效負(fù)荷和每個有效負(fù)荷之VC的存儲塊。PT域的最低有效比特標(biāo)識FIFO隊列緩存器被指定為存儲奇或偶幀的DS0有效負(fù)荷。彈性存儲門限標(biāo)志表示FIFO中有足夠的信元有效負(fù)荷提供至少一個整幀，即125微秒幀讀出。
DS0成幀管理器使用信元字頭PT域的最低有效比特的邏輯電平來表示接收的DS0信元屬于奇還是偶幀。PT域最低有效比特中的變化表示要求交換當(dāng)前連接映射的分配。由于使用了DS0字頭中的一個比特，被稱為帶內(nèi)信令。這個標(biāo)志應(yīng)該與屬于同一2.78ms子幀的所有信元的緩存器寫指針的最低有效比特一致。在標(biāo)志不同的情況下，輸入信元被指定為下一子幀的第一個信元。
在異步緩存存儲器560中的DS0 FIFO隊列緩存器不能盡快地為等待排隊的輸入信元騰空的情況下，DS0 FIFO隊列緩存器會被填滿并且不能存儲其他的輸入有效負(fù)荷。當(dāng)寫指針的新值追上讀指針值時，出現(xiàn)FIFO隊列緩存器的溢出或滑動狀態(tài)?；瑒訝顟B(tài)的出現(xiàn)被寄存在緩存器狀態(tài)存儲器914中。只要當(dāng)前沒有寄存前面出現(xiàn)的滑動狀態(tài)，就出現(xiàn)一個中斷并存儲FIFO隊列緩存器地址，通過微處理器訪問總線訪問單元917提供?；瑒訝顟B(tài)通過將存儲器寫指針減到前一幀中收到的相應(yīng)信元處而解決，藉此通過用相應(yīng)的輸入信元有效負(fù)荷覆蓋前一信元有效負(fù)荷來開始信元有效負(fù)荷的排隊。這會導(dǎo)致最后收到的DS0有效負(fù)荷幀丟失，并導(dǎo)致來自每個激活電話連接的一個八位位組被丟失。
用于DS0 TDM應(yīng)用的每個VP被分配給異步緩存存儲器560中產(chǎn)生的一對FIFO隊列緩存器所提供的彈性存儲幀緩存功能。彈性存儲幀緩存功能有時被稱為防抖動變換功能。彈性存儲幀緩存功能能夠存儲多個幀，包括可變數(shù)目的信元有效負(fù)荷，它們由與給定VP相關(guān)聯(lián)的VC地址所標(biāo)識。因此，一個幀代表給定VP的VC所傳輸?shù)腄S0信道的組合數(shù)，并代表為同步TDM業(yè)務(wù)所規(guī)定的125ms幀間隔內(nèi)可用的時隙數(shù)。在每個幀周期內(nèi)，DS0緩存及傳輸處理器906為每個激活的彈性存儲服務(wù)，控制標(biāo)識為處于給定彈性存儲的當(dāng)前讀幀緩存器中的信元有效負(fù)荷的傳輸。信元到同步DS0互換存儲器的傳輸由掃描所有指定給DS0業(yè)務(wù)的VC來實現(xiàn)，這些VC存儲在虛連接和虛通道存儲器943中的DS0/VC轉(zhuǎn)換表中。DS0/VC轉(zhuǎn)換表由DS0緩存及傳輸處理器921直接掃描。由于DS0和異步類型的信元有效負(fù)荷都存儲在異步緩存存儲器560中，防抖動轉(zhuǎn)換功能僅限于從異步緩存存儲器560中讀出DS0信元有效負(fù)荷，此時輸出定時處理器921不控制異步信元有效負(fù)荷的讀出。兩種讀出功能是互相排斥的，輸出定時處理器921作為公共點，各個信元有效負(fù)荷的讀出通過它定時。
由于TDM中繼線容量根據(jù)提供給該中繼線(VP)的VC數(shù)目不同而變化，VC到一條中繼線的分配由指定給DS0業(yè)務(wù)可用的VC FIFO隊列緩沖池進(jìn)行。緩沖池可以通過將恰當(dāng)?shù)腣C緩存器地址和輸出字頭域輸入由輸入字頭的VCI所標(biāo)識的位置處的虛連接和虛通道轉(zhuǎn)換存儲器的DS0/VCI轉(zhuǎn)換表中，來自由地分配給彈性存儲功能。當(dāng)掃描DS0/VCI轉(zhuǎn)換表時，每個緩存器地址用于訪問緩存器狀態(tài)存儲器，識別所分配的FIFO及其門限狀態(tài)。當(dāng)FIFO隊列緩存器的讀寫指針之間積累了一個平均地址長度時，F(xiàn)IFO門限狀態(tài)就有效。
在每個FIFO隊列新的一幀的第一個信元傳輸之前，DS0緩存及傳輸功能就將幀讀指針遞增，以便訪問隊列內(nèi)新的一幀。包括該VP的所有VC使用同一讀指針識別當(dāng)前要讀的幀。
在緩存器狀態(tài)存儲器914中，VC緩存器狀態(tài)映射表示已經(jīng)滿了的FIFO隊列緩存器中的幀。緩存器狀態(tài)管理器983比較，出現(xiàn)在讀/寫指針訪問總線926上的讀及寫FIFO隊列指針值，檢測其中存儲的DS0有效負(fù)荷少于一個完整幀的任何FIFO隊列緩存器。這被認(rèn)為是錯誤狀態(tài)。如果檢測到欠載并且只要相應(yīng)的錯誤標(biāo)志屏蔽沒有有效，就在欠載引腳985上設(shè)置欠載標(biāo)志并在欠載中斷引腳986上產(chǎn)生欠載中斷。只要沒有為前面的欠載狀態(tài)而出現(xiàn)的中斷尚在保留，就存儲出故障的DS/VP連接標(biāo)識符，用于微處理器訪問。檢測到欠載狀態(tài)會禁止傳輸任何FIFO隊列緩存器內(nèi)容。
在每個125微秒幀周期中，輸出定時處理器921控制360個信元的發(fā)送，即8個端口中的每一個45個信元。由于STS-3c幀周期不是每幀中信元的整數(shù)倍，需要由53個幀組成的超幀才能出現(xiàn)一個整數(shù)。輸出定時處理器921對超幀的45個幀周期中每端口每幀所分配的44個信元、以及超幀的8個幀周期中每端口45個信元進(jìn)行定時。要送出的信元由子幀號和輸出端口號規(guī)定。這兩個索引指定了輸出定時存儲器922中的輸出定時表922a中的360項之一。由于進(jìn)出同步DS0互換存儲器的數(shù)據(jù)通道每個都用4個時隙交換信道A、B、C、D來實現(xiàn)，輸出定時表922a被構(gòu)造為防止任何8個連續(xù)表項中超過4個指定給DS0操作。因此，每幀中DS0輸出信元的最大數(shù)為176。為了送出DS0信元，輸出定時表922a中的輸出端口號和激活狀態(tài)都必須有效。否則會送出異步信元。
DS0連接存儲器指針由信元地址產(chǎn)生器在地址總線A543上產(chǎn)生，并響應(yīng)來自緩存器讀指針管理器984的連接存儲器指針轉(zhuǎn)發(fā)到SRAM771和772。每個連接存儲器指針共產(chǎn)生48個地址，來自SRAM 771和772的24個地址分別提供給SRAM 773和774。正如前面所討論的，這會在每25.7ns產(chǎn)生四選二八位位組選擇，為四個相應(yīng)的輸出端口得到最大四個所選擇的DS0八位位組，作為時隙出現(xiàn)在發(fā)送TDM總線548上。
如果輸出定時表922a中的DS0分配尚未有效，可以送出異步信元。在這種情況下，基于輸出端口號訪問異步指針表912。如果異步隊列空，就送出未分配的異步信元。否則，信元的有效負(fù)荷從外部異步緩存存儲器560提取，讀指針遞增。
參考圖7的討論中引入的交換系統(tǒng)的使用在圖25中示例。該交換系統(tǒng)在圖25中用參考號500標(biāo)識，它被表示為與提供小電信交換機(jī)的單元結(jié)合。這樣一種交換機(jī)被認(rèn)為是適合為城鎮(zhèn)提供公共電話業(yè)務(wù)的小中心局(CO)，或者適合作為為商業(yè)企業(yè)或公共設(shè)施提供多媒體通信的中等規(guī)模的用戶交換機(jī)(PBX)。電信交換機(jī)包括通過ATM通信鏈路519連接到DS0呼叫控制器91的交換系統(tǒng)500、ATM數(shù)據(jù)大容量存儲及語音郵件設(shè)施93以及外圍及終端電信設(shè)備100。
在圖26中，圖25的交換設(shè)施用簡單形式描述，以前未使用的通信鏈路519連接到第二交換設(shè)施，包括交換系統(tǒng)500和外圍及終端通信設(shè)備100。在第二交換系統(tǒng)中明顯缺少的是任何呼叫控制器實體這樣的東西。在這個例子中，第一交換設(shè)施中的呼叫控制器91在為所示的交換系統(tǒng)500提供呼叫控制功能上是起同等作用的。
在圖27中描述了三個交換設(shè)備500、100，其中沒有一個直接與呼叫控制器連接。在這個例子中，每個交換設(shè)施都通過一對通信鏈路519連接到ATM交換節(jié)點80。ATM交換節(jié)點80用于將三個交換設(shè)施中的每一個與ATM公共接入電信網(wǎng)70、多媒體報文設(shè)施83、以及中央呼叫控制81連接。在這個例子中，中央呼叫控制器81在控制三個交換設(shè)施500、100中每一個的DS0交換特性時是公用的。
在圖25、26和27的每個例子中，建立和拆除DS0連接的呼叫控制功能通過ATM信元傳輸標(biāo)準(zhǔn)進(jìn)行。除了已經(jīng)提到的好處外，希望圖27的中央或公共呼叫控制器可以用改善的可靠性和容量、以比每個交換系統(tǒng)一個呼叫控制器，從而增加多個呼叫控制器91會帶來的成本低的代價來提供。公共呼叫控制器不限制于任何特定的交換機(jī)，而且可以被指定為為網(wǎng)絡(luò)交換系統(tǒng)500、100中任意部分而操作。
再參考圖25，外圍和終端電信設(shè)備100包括外圍組單元104-107，每個提供不同通信信號格式與ATM信號格式之間的接口。例如，外圍組單元107提供以24路或32路格式操作的TDM環(huán)路119的終端。希望模擬線路接口電路121能夠支持電話用戶可用的全頻帶模擬業(yè)務(wù)；但是不須采取定制的集中器。多達(dá)32條電話線中的每一條以稱為DS30的標(biāo)準(zhǔn)32路信號格式被時分復(fù)用地連接。希望數(shù)字線路接口電路131能夠支持電話用戶和PBX用戶可用的全頻帶數(shù)字電話業(yè)務(wù)。這些數(shù)字電話業(yè)務(wù)包括ISDN業(yè)務(wù)以及諸如此類，無論它們是以推薦的ISDN標(biāo)準(zhǔn)提供，還是通過各種特殊的數(shù)字線路操作格式，包括如下美國專利號中示例的那些4,450,556，Alberto Boleda等人，
4,873,682，George F.Irwin等人，以及4,893,310，David J.Robertson等人。
16條數(shù)字電話線中的每一條提供2個B信道和1個或2個D信道，以DS30標(biāo)準(zhǔn)時分復(fù)用地連接。希望與一個或多個其它的模擬或TDM中央局的中繼線連接通過CO中繼線接口電路提供。
外圍組單元107包括外圍組控制器109、TDM環(huán)路到ATM信元數(shù)據(jù)插入電路和ATM信元到TDM環(huán)路數(shù)據(jù)插入電路108，藉此與每條線路和中繼線關(guān)聯(lián)的DS0信道都在如圖1所示的多個DS30信號格式和圖1a和2所示的ATM信元格式之間雙向地連接。不管線路是否被占用，來自該線路以及目標(biāo)為該線路的八位位組都以TDM幀速率出現(xiàn)并在給定的SONET幀中具有保留的時隙位置。表示每個信元和線路或中繼線之間這種預(yù)定的固定關(guān)系的ATM信元字頭由TDM環(huán)路提供給ATM信元數(shù)據(jù)插入電路。在相反方向上，相應(yīng)的八位位組位置中的數(shù)據(jù)因此而分配。外圍組單元107中的外圍組控制器109截獲來自DS30環(huán)路119的任何電話信令以及監(jiān)控比特，并將信令信息插入異步信元，其目標(biāo)是呼叫控制器91。在相反方向上，在來自呼叫控制器91的異步信元中收到的電話信令和監(jiān)控信息，被轉(zhuǎn)換為信令和監(jiān)控比特并插入目標(biāo)TDM環(huán)路119中適當(dāng)?shù)男诺?。外圍組控制器109除了電話信令和監(jiān)控比特以外，也識別D信道數(shù)據(jù)傳輸。當(dāng)這類數(shù)據(jù)從單個源、終端或中繼線被接收時，控制器109將來自這類數(shù)據(jù)的信元組裝成帶有目標(biāo)字頭的各個異步有效負(fù)荷信元。從任何單個源發(fā)送的異步數(shù)據(jù)被類似地組裝成異步有效負(fù)荷信元。異步有效負(fù)荷信元通過與DS0有效負(fù)荷信元的鏈路519相同的鏈路發(fā)送。與DS0八位位組相反，異步有效負(fù)荷八位位組由外圍組控制器109在與單個源和目標(biāo)無關(guān)的信元中發(fā)送和接收。外圍組單元107最好也提供典型的電話功能，例如話音報文、電話會議、可聞進(jìn)程音、以及DTMF和MF信號音。其他的外圍組單元104-106可以類似于外圍組單元107，或者可限制于收集及分配異步有效負(fù)荷信元，在幾個局域網(wǎng)或主機(jī)之間交換。另一方面，一個或多個外圍組單元104-106可以專用于幾個寬帶同步視頻應(yīng)用，與信息存儲及轉(zhuǎn)發(fā)或檢索設(shè)施合作也可提供增值的業(yè)務(wù)特性，這些設(shè)施某種程度上類似于圖27中的設(shè)施93或設(shè)施83。
在這個描述中，揭示了結(jié)合所附的權(quán)利要求中所要求的發(fā)明的示范實施例。閱讀該揭示將會對STM和ATM電信領(lǐng)域的技術(shù)人員提示出各種其它的實施例。這些其它的實施例也處于權(quán)利要求中所定義的發(fā)明精神的范圍之內(nèi)。
權(quán)利要求
1.用于在接收和發(fā)送端口之間傳送具有同步有效負(fù)荷數(shù)據(jù)單元或異步有效負(fù)荷數(shù)據(jù)單元的電信裝置，該電信裝置包括緩存器裝置，用于異步排列從接收端口接收的有效負(fù)荷數(shù)據(jù)單元并隨后在數(shù)據(jù)流中向發(fā)送端口發(fā)送排隊的有效負(fù)荷數(shù)據(jù)單元，該電信裝置的特征在于所述數(shù)據(jù)流是時分復(fù)用(TDM)格式的第一數(shù)據(jù)流。
2.權(quán)利要求1中所定義的、在接收端口和發(fā)送端口之間傳輸、具有有效負(fù)荷數(shù)據(jù)的同步單元或有效負(fù)荷數(shù)據(jù)的異步單元的分組的電信設(shè)備，該電信設(shè)備包括一個緩存裝置，將從接收端口接收的有效負(fù)荷數(shù)據(jù)單元異步地排隊并隨后將排隊的有效負(fù)荷數(shù)據(jù)單元發(fā)送到去往發(fā)送端口的一個流(413)中，該電信設(shè)備的特征在于所述數(shù)據(jù)流是時分復(fù)用(TDM)格式的第一數(shù)據(jù)流，而且其特征還在于組合了一些單元，包括一個時隙互換器，將來自第一數(shù)據(jù)流的按時間限定的有效負(fù)荷數(shù)據(jù)同步單元序列重排序，成為以所述TDM格式的第二數(shù)據(jù)流中按時間限定的有效負(fù)荷數(shù)據(jù)同步單元第二序列；組裝輸出數(shù)據(jù)流并且將輸出數(shù)據(jù)流發(fā)送到發(fā)送端口的裝置，通過將來自第二數(shù)據(jù)流中所述TDM格式的每個同步單元的有效負(fù)荷代替到對應(yīng)于第一數(shù)據(jù)流TDM位置的輸出數(shù)據(jù)流TDM位置中，從而將第一數(shù)據(jù)流傳遞到輸出數(shù)據(jù)流來組裝輸出數(shù)據(jù)流。
3.權(quán)利要求2中所定義的電信設(shè)備，其特征在于，所述分組依據(jù)53個八位位組的ATM信元格式，其特征在于，每個ATM信元包括一個信元字頭和信元有效負(fù)荷數(shù)據(jù)的同步單元或信元有效負(fù)荷數(shù)據(jù)的異步單元，該電信設(shè)備其特征還在于一個控制器裝置，響應(yīng)信元字頭中包含的信息，同時地發(fā)出輸出緩存器地址指針和輸出時隙互換器地址指針，以便使緩存器裝置在第一數(shù)據(jù)流中發(fā)送、對應(yīng)于所述信元字頭的、排隊的同步有效負(fù)荷數(shù)據(jù)，并使時隙互換器在第二數(shù)據(jù)流中提供相應(yīng)的同步重排序數(shù)據(jù)的信元有效負(fù)荷；藉此，在給時隙互換器提供來自第一數(shù)據(jù)流的信元有效負(fù)荷的同時，在恰當(dāng)時間處，對該組裝裝置提供第二數(shù)據(jù)流中的信元有效負(fù)荷，發(fā)送到輸出數(shù)據(jù)流中。
4.一種在接收端口和發(fā)送端口之間傳輸、具有有效負(fù)荷數(shù)據(jù)的同步單元或有效負(fù)荷數(shù)據(jù)的異步單元的分組的方法，包括將從接收端口接收的分組異步地排隊以便隨后發(fā)送到目標(biāo)發(fā)送端口的步驟，該方法的特征在于結(jié)合了一些步驟，包括對已經(jīng)排隊的同步單元序列重排序為第二序列，用于在幀周期期間向目標(biāo)發(fā)送端口進(jìn)行TDM發(fā)送；將分組形式的異步單元和分組形式的重排序的同步單元，TDM發(fā)送到目標(biāo)發(fā)送端口；藉此，當(dāng)在接收端口和發(fā)送端口之間傳輸時，有效負(fù)荷數(shù)據(jù)的同步單元被時分交換。
5.在接收端口和發(fā)送端口之間傳輸、具有有效負(fù)荷數(shù)據(jù)的同步單元或有效負(fù)荷數(shù)據(jù)的異步單元的分組的電信設(shè)備，包括緩存器裝置，將從接收端口接收的有效負(fù)荷數(shù)據(jù)單元異步地排隊并隨后將排隊的有效負(fù)荷數(shù)據(jù)單元在第一數(shù)據(jù)流的時分復(fù)用(TDM)格式中發(fā)送；以及一個時隙互換器，將來自第一數(shù)據(jù)流的按時間限定的有效負(fù)荷數(shù)據(jù)同步單元序列重排序，成為以所述TDM格式的第二數(shù)據(jù)流中按時間限定的有效負(fù)荷數(shù)據(jù)同步單元第二序列；通過將來自第二數(shù)據(jù)流中所述TDM格式的每個同步單元的有效負(fù)荷情況傳遞到相應(yīng)的第一數(shù)據(jù)流TDM位置中組裝輸出數(shù)據(jù)流并且將輸出數(shù)據(jù)流發(fā)送到發(fā)送端口的裝置。
6.權(quán)利要求5中定義的電信設(shè)備還包括向一個接收端口接收的帶奇數(shù)個數(shù)據(jù)單元的每個分組中填入至少一個數(shù)據(jù)單元、產(chǎn)生帶偶數(shù)個數(shù)據(jù)單元的被填充的分組的裝置；以及當(dāng)被填充的分組在一個所述的發(fā)送端口接收時，去掉每個填充數(shù)據(jù)單元、重新產(chǎn)生帶所述奇數(shù)個數(shù)據(jù)單元的分組的裝置。
7.一種在接收端口和發(fā)送端口之間傳輸、具有有效負(fù)荷數(shù)據(jù)的同步單元或有效負(fù)荷數(shù)據(jù)的異步單元的分組的方法，包括如下步驟將從接收端口接收的分組異步地排隊以便時分復(fù)用(TDM)地發(fā)送到目標(biāo)發(fā)送端口；對已經(jīng)排隊的同步單元序列重排序為第二序列，用于在一個幀周期內(nèi)向目標(biāo)發(fā)送端口的TDM發(fā)送；將分組形式的異步單元和分組形式的重排的同步單元，TDM發(fā)送到目標(biāo)發(fā)送端口；藉此，有效負(fù)荷數(shù)據(jù)的同步單元被時分交換。
8.一種權(quán)利要求7中定義的方法，其特征在于，該分組按照53個八位位組的ATM信元標(biāo)準(zhǔn)，該方法還包括如下步驟在對接收的分組異步地排序步驟之前，將一個八位位組填入每個ATM信元以產(chǎn)生54個八位位組信元，以及當(dāng)在一個所述的發(fā)送端口接收被填充的八位位組時，將其去掉，產(chǎn)生標(biāo)準(zhǔn)的ATM信元。
9.一種在多個輸入端口和多個輸出端口之間，傳輸具有字頭及有效負(fù)荷的數(shù)據(jù)分組的電信設(shè)備，包括一個集中器，從多個輸入端口接收數(shù)據(jù)分組，并將有效負(fù)荷復(fù)用成輸入數(shù)據(jù)流，并將字頭復(fù)用成輸入字頭流；一個分配器，將來自輸出字頭流的輸出字頭以及來自輸出數(shù)據(jù)流的相應(yīng)有效負(fù)荷一起導(dǎo)入該數(shù)據(jù)分組的目標(biāo)所向的多個輸出端口中的那些端口；一個存儲控制器，響應(yīng)輸入字頭流的字頭中包含的信息，產(chǎn)生排隊控制信息，將每個數(shù)據(jù)分組關(guān)聯(lián)到多個輸出端口中的一個，在輸出字頭流中為目標(biāo)為多個輸出端口中任何一個的數(shù)據(jù)分組產(chǎn)生輸出字頭，并產(chǎn)生定時信息；一個緩存器，接收輸入數(shù)據(jù)流并響應(yīng)排隊控制信息，將每個有關(guān)數(shù)據(jù)分組的有效負(fù)荷排成與有效負(fù)荷的目標(biāo)所向的輸出端口相關(guān)聯(lián)的隊列，隨后選擇并傳輸每個數(shù)據(jù)分組的排隊的有效負(fù)荷數(shù)據(jù)單元，成為中間數(shù)據(jù)流；時隙交換裝置，從中間數(shù)據(jù)流接收有效負(fù)荷幀，并響應(yīng)時隙交換信息，將來自所選有效負(fù)荷的數(shù)據(jù)單元重排序為交換數(shù)據(jù)流，并響應(yīng)來自控制器的定時信息，將來自交換數(shù)據(jù)流的前一幀有效負(fù)荷重排序的數(shù)據(jù)單元與來自中間數(shù)據(jù)流的未選擇的數(shù)據(jù)有效負(fù)荷復(fù)用成輸出數(shù)據(jù)流。
10.一種權(quán)利要求7中定義的電信設(shè)備，被限定傳輸定長的數(shù)據(jù)分組，每個包括預(yù)定多個字頭數(shù)據(jù)單元，跟隨預(yù)定多個有效負(fù)荷數(shù)據(jù)單元，字頭數(shù)據(jù)單元每個包括有關(guān)一個或多個有效負(fù)荷數(shù)據(jù)單元是否來自同步信源的源標(biāo)識；而且其特征在于，存儲控制器響應(yīng)每個源標(biāo)識產(chǎn)生定時信息；以及其特征在于，響應(yīng)定時信息，當(dāng)這些有效負(fù)荷在整個幀周期中出現(xiàn)時，所述時隙交換裝置限制于接收至少包括一個來自同步信源的數(shù)據(jù)單元的那些有效負(fù)荷。
11.一種權(quán)利要求8中定義的電信設(shè)備還限制于傳輸除了任何同步數(shù)據(jù)單元以外，還帶至少一個異步數(shù)據(jù)單元的有效負(fù)荷的數(shù)據(jù)分組，并且傳輸，除了任何異步數(shù)據(jù)單元以外，還帶至少一個同步數(shù)據(jù)單元的有效負(fù)荷的數(shù)據(jù)分組。
12.一種在多個輸入端口和多個輸出端口之間，傳輸具有字頭及有效負(fù)荷的數(shù)據(jù)分組的方法，包括如下步驟；從多個輸入端口接收數(shù)據(jù)分組，并將有效負(fù)荷復(fù)用成輸入數(shù)據(jù)流，并將字頭復(fù)用成輸入字頭流；響應(yīng)輸入字頭流的字頭中包含的信息，產(chǎn)生將每個接收數(shù)據(jù)分組關(guān)聯(lián)到多個輸出端口中一個的排隊控制器信息；響應(yīng)排隊控制信息，將來自輸入數(shù)據(jù)流的數(shù)據(jù)分組的有效負(fù)荷選擇并排成與有效負(fù)荷的目標(biāo)所向的輸出端口相關(guān)聯(lián)的隊列，隨后選擇并傳輸每個數(shù)據(jù)分組的排隊的有效負(fù)荷數(shù)據(jù)單元，成為中間數(shù)據(jù)流；響應(yīng)輸入字頭流的字頭中包含的信息，產(chǎn)生輸出字頭的輸出字頭流；從中間數(shù)據(jù)流接收一幀有效負(fù)荷數(shù)據(jù)單元，并響應(yīng)時隙交換信息，將幀中所選數(shù)據(jù)單元重排序為交換數(shù)據(jù)流；將來自中間數(shù)據(jù)流的未選擇的數(shù)據(jù)有效負(fù)荷與來自交換數(shù)據(jù)流的前一幀有效負(fù)荷復(fù)用成輸出數(shù)據(jù)流；以及將與來自輸出數(shù)據(jù)流的各個有效負(fù)荷相關(guān)聯(lián)的來自輸出字頭流的輸出字頭分配到該有效負(fù)荷目標(biāo)所向的多個輸出端口中的至少一個端口。
13.一種操作電信交換設(shè)備的方法，在多個ATM端口之間接收并發(fā)送具有同步有效負(fù)荷數(shù)據(jù)或異步有效負(fù)荷數(shù)據(jù)的ATM信元；該方法包括如下步驟從多個ATM端口以預(yù)定的循環(huán)順序接收輸入字頭；串行傳輸輸入ATM信元的輸入有效負(fù)荷八位位組，從多個ATM端口中的一些端口接收，進(jìn)入唯一地預(yù)分配給每個ATM端口的接收TDM時隙中，將來自接收TDM時隙的信元有效負(fù)荷彈性排隊，并隨后將彈性排隊的信元有效負(fù)荷的八位位組讀到唯一地預(yù)分配給每個ATM端口的中間TDM時隙中；接收序列中的有效負(fù)荷八位位組，在整個預(yù)定的周期性幀結(jié)構(gòu)中，序列中所述的有效負(fù)荷八位位組出現(xiàn)在中間TDM時隙中，并將所述八位位組中所選的一些在同步TDM時隙中以重排的順序提供；將來自中間TDM時隙或同步TDM時隙的八位位組復(fù)用成發(fā)送TDM時隙；響應(yīng)輸入字頭中滿足預(yù)定參數(shù)的那些，產(chǎn)生輸出字頭八位位組，與發(fā)送TDM時隙同步地放入字頭TDM時隙中；將來自發(fā)送TDM時隙的有效負(fù)荷八位位組以及來自字頭TDM時隙的字頭八位位組串行傳輸?shù)皆撚行ж?fù)荷八位位組目標(biāo)所向的輸出ATM信元的各個有效負(fù)荷和字頭部分；藉此，在一個所述的周期性幀結(jié)構(gòu)中，在ATM信元的一個有效負(fù)荷八位位組中接收的同步有效負(fù)荷的數(shù)據(jù)抽樣，在下一個周期性幀結(jié)構(gòu)中一個整幀的一個所選的有效負(fù)荷八位位組中被重新發(fā)送。
14.一種在多個ATM端口之間接收和發(fā)送具有同步有效負(fù)荷數(shù)據(jù)或異步有效負(fù)荷數(shù)據(jù)的ATM信元的電信交換設(shè)備；該電信交換設(shè)備包括接收TDM總線，傳輸來自時分復(fù)用(TDM)幀規(guī)定時隙中的ATM信元的有效負(fù)荷八位位組；中間傳輸總線，傳輸目標(biāo)為TDM幀規(guī)定時隙中的ATM信元的有效負(fù)荷八位位組；發(fā)送TDM總線，將有效負(fù)荷八位位組傳輸?shù)絋DM幀規(guī)定時隙中的ATM信元；接收字頭總線，傳輸來自ATM信元的字頭八位位組；發(fā)送字頭總線，向ATM信元傳輸字頭八位位組；一個具有多個FIFO隊列彈性存儲功能的異步緩存器，將來自接收TDM總線的信元有效負(fù)荷排隊，并從彈性存儲排隊功能中將信元有效負(fù)荷八位位組讀到中間傳輸總線；交換裝置，接收序列中的有效負(fù)荷八位位組，序列中所述的有效負(fù)荷八位位組在整個預(yù)定的周期性幀結(jié)構(gòu)中出現(xiàn)在中間傳輸總線上，并在整個下一個預(yù)定周期性幀結(jié)構(gòu)中以重排的順序?qū)⑺霭宋晃唤M中所選的那些通過同步有效負(fù)荷總線提供；復(fù)用裝置，將來自中間傳輸總線和同步有效負(fù)荷總線的八位位組傳遞到發(fā)送TDM總線的TDM幀規(guī)定時隙中一個接入單元包括；輸入字頭傳輸裝置，從多個ATM端口向接收字頭總線以預(yù)定的循環(huán)順序傳遞字頭八位位組；一個控制裝置，響應(yīng)來自接收字頭總線、滿足預(yù)定參數(shù)的字頭，將一個字頭發(fā)送到發(fā)送字頭總線上；輸出字頭傳遞裝置，從發(fā)送字頭總線向多個ATM端口，以預(yù)定的循環(huán)順序傳遞字頭八位位組，輸入有效負(fù)荷傳遞裝置，將輸入ATM信元的有效負(fù)荷八位位組串行地從接收ATM端口傳輸?shù)轿ㄒ活A(yù)分配給每個ATM端口的接收TDM總線時隙中，以及輸出有效負(fù)荷傳遞裝置，將目標(biāo)為輸出ATM信元的有效負(fù)荷八位位組串行地從唯一預(yù)分配給每個ATM端口的發(fā)送TDM總線時隙中發(fā)送；藉此，在一個所述周期性幀結(jié)構(gòu)中的ATM信元的一個有效負(fù)荷八位位組中接收的同步有效負(fù)荷的數(shù)據(jù)抽樣被作為下一個周期性幀結(jié)構(gòu)中一個整幀中的任何一個有效負(fù)荷八位位組而重新發(fā)送。
15.一種電信交換設(shè)備，包括一個存儲控制器多個接收和發(fā)送具有同步有效負(fù)荷數(shù)據(jù)或異步有效負(fù)荷數(shù)據(jù)的ATM信元的端口(511-519)；一個異步緩存器(560)，與多個端口中的目標(biāo)端口相關(guān)聯(lián)將接收的ATM信元排隊，響應(yīng)來自存儲控制器的尋址和控制信號，將排隊的信元在為目標(biāo)端口的接收而指定的時間中發(fā)送；交換裝置(520)，在一個幀周期(125ms)中響應(yīng)從異步緩存器發(fā)送的有效負(fù)荷數(shù)據(jù)，將該有效負(fù)荷數(shù)據(jù)存儲在第一數(shù)據(jù)存儲位置序列中；并且在第二序列中復(fù)制所述的存儲數(shù)據(jù)，其特征在于，第一序列和第二序列中的一個是規(guī)定順序，而另一個存儲位置序列在順序上是可變的；以及復(fù)用裝置(722、723)，將來自異步緩存器的信元有效負(fù)荷或從第二存儲位置序列重發(fā)的信元有效負(fù)荷傳遞到多個端口中的目標(biāo)端口；藉此，在ATM信元的一個有效負(fù)荷八位位組中發(fā)送的數(shù)據(jù)抽樣，在它存儲到其目標(biāo)端口的那一刻起小于兩幀周期的時間間隔內(nèi)，被重發(fā)到一整幀八位位組的任一有效負(fù)荷八位位組中。
16.一種權(quán)利要求15中定義的電信交換設(shè)備還包括端口接入裝置(500)，將ATM信元有效負(fù)荷數(shù)據(jù)八位位組在緩存器裝置和端口之間以時分復(fù)用TDM信號格式傳遞，并將ATM信元有效負(fù)荷數(shù)據(jù)在復(fù)用裝置和端口之間以時分復(fù)用TDM信號格式傳遞。
17.一種權(quán)利要求16中定義的電信交換設(shè)備，其特征在于端口接入裝置包括低和高接入單元，每個包括多對輸入八位位組閂鎖(601-608)，將從一組相應(yīng)的多個端口以八位位組對形式串行接收的八位位組傳遞到相應(yīng)的多條總線上；有效負(fù)荷復(fù)用器(610-612，728)，響應(yīng)相應(yīng)的多個端口有效負(fù)荷選擇信號的重復(fù)序列，將來自多條總線的八位位組對交織成時分復(fù)用(TDM)格式；字頭復(fù)用器(606，727)，響應(yīng)相應(yīng)的多個端口字頭選擇信號的重復(fù)序列，將來自多個總線的八位位組對交織成時分復(fù)用(TDM)格式。
18.一種權(quán)利要求17中定義的電信交換設(shè)備，還包括一個序列發(fā)生器(709)，響應(yīng)周期性幀信號的出現(xiàn)以及周期性時鐘信號，重復(fù)地在相應(yīng)的多個有效負(fù)荷選擇引腳上，產(chǎn)生所述的多個端口有效負(fù)荷選擇信號序列，并且重復(fù)地在相應(yīng)的多個字頭選擇引腳上，產(chǎn)生所述的多個端口字頭選擇信號序列，使得端口字頭選擇信號中任一個的有效時間與其它任一個端口字頭選擇信號的有效時間彼此不重合，并且與相同端口的有效負(fù)荷選擇信號彼此不重合；藉此，低和高組接入單元每個都以交替的奇和偶TDM時隙傳遞來自交替的端口對的兩個有效負(fù)荷八位位組。
19.一種權(quán)利要求16中定義的電信交換設(shè)備，其特征在于異步緩存器包括第一和第二隨機(jī)訪問存儲器(RAM)(741，742)，每個RAM具有一個寫端口，在地址定義的存儲位置處存儲八位位組對，以及一個讀端口，從所述地址定義的存儲位置處復(fù)制八位位組對；輸入轉(zhuǎn)接器裝置(圖13)，將來自一個端口的、在每個幀周期每54個子幀中重復(fù)的源序列的108個時隙的八位位組，提供給寫端口；以及輸出轉(zhuǎn)接器裝置(圖15)，將任一讀端口處復(fù)制的八位位組，在所述奇和偶時隙的一個中，傳輸?shù)街虚gTDM總線(547)的預(yù)定部分上。
20.一種權(quán)利要求15中定義的電信交換設(shè)備，其特征在于，存儲控制器響應(yīng)時鐘和幀信號產(chǎn)生寫存儲器指針，并響應(yīng)交換信息以及所述時鐘和幀信號產(chǎn)生讀存儲器指針，該電信交換設(shè)備還包括第一連接存儲器，在地址定義的存儲位置處存儲第一時隙交換指令，以便從所述地址的存儲位置復(fù)制第一時隙交換指令；第二連接存儲器，在地址定義的存儲位置處存儲第二時隙交換指令，以便從所述地址的存儲位置復(fù)制第二時隙交換指令；第一和第二數(shù)據(jù)存儲器，每個都具有相同地址定義的存儲位置，存儲八位位組對；輸入裝置，響應(yīng)幀信號的出現(xiàn)以及寫存儲器指針序列，存儲一幀所述有效負(fù)荷數(shù)據(jù)的八位位組，使它們相同地處于第一和第二數(shù)據(jù)存儲器中所述的相同地址定義的存儲位置的一半中；輸出裝置，響應(yīng)幀信號的出現(xiàn)以及每個讀存儲器指針，使相應(yīng)的一串第一時隙連接地址由第一連接存儲器復(fù)制，而相應(yīng)的一串第二時隙連接地址由第二存儲器復(fù)制；將第一和第二時隙地址分別連接到第一和第二數(shù)據(jù)存儲器，藉此重排序的第一和第二序列的第一和第二幀八位位組對由第一和第二數(shù)據(jù)存儲器復(fù)制；以及一個裝置，響應(yīng)第一和第二時隙連接地址每個中的一部分，選擇性地傳遞每個所述八位位組對中的一個八位位組，對所述復(fù)用裝置提供所述存儲數(shù)據(jù)。
21.一種ATM交換設(shè)備，包括具有多個ATM端口和至少一個外圍組單元的交換系統(tǒng)，用于將任何電話線和中繼線與一個ATM端口接口，并用于代表所述任何電話線和中繼線產(chǎn)生和接收信令和監(jiān)控信息；該ATM交換設(shè)備的特征在于交換系統(tǒng)包括一個時分交換機(jī)裝置，在電話線和中繼線之間提供話音頻帶連接，以便為電話終端設(shè)備和局間電信服務(wù)；并且其特征還在于一個呼叫控制器，通過一個所述ATM端口連接到交換系統(tǒng)，并且響應(yīng)從所述一個ATM端口接收的信令和監(jiān)控信息，通過所述一個ATM端口發(fā)送時隙交換信息，以便控制時分交換機(jī)裝置建立和拆除任何所述線路和中繼線之間的電話呼叫。
22.一種ATM交換網(wǎng)絡(luò)包括；具有多個ATM端口的第一交換系統(tǒng)，具有多個ATM端口的第二交換系統(tǒng)，以及在第一和第二交換系統(tǒng)的各個ATM端口之間連接的ATM中繼線；多個外圍組單元，至少一個外圍組單元連接到每個交換系統(tǒng)的一個ATM端口，以便將任何第一和第二電話線和中繼線分別與第一和第二交換系統(tǒng)的ATM端口接口，并代表所述任何第一電話線和中繼線接收信令和監(jiān)控信息；該ATM交換網(wǎng)絡(luò)的特征在于，第一和第二交換系統(tǒng)每個包括一個時分交換機(jī)裝置，在第一電話線和中繼線之間以及第二電話線和中繼線之間分別提供話音頻帶連接，為電話終端設(shè)備和局間電信服務(wù)；以及該ATM交換網(wǎng)絡(luò)的特征還在于，一個呼叫控制器，通過所述ATM端口中相應(yīng)的一個連接到第一和第二交換系統(tǒng)中的一個，每個都響應(yīng)通過所述一個ATM端口接收的信令和監(jiān)控信息，通過所述一個ATM端口發(fā)送時隙交換信息，以便分別控制第一和第二交換裝置的時分交換裝置，建立和拆除電話呼叫；呼叫控制器的控制功能藉此在ATM交換網(wǎng)絡(luò)的多個交換系統(tǒng)之間共享，沒有物理的地理的限制。
23.一個ATM交換設(shè)備包括一個具有多個ATM端口和一個時分交換裝置的交換系統(tǒng)，在電話線和中繼線之間提供話音頻帶連接，為電話終端設(shè)備和局間電信提供服務(wù)；至少一個外圍組單元，將任何電話線和中繼線與一個ATM端口接口，代表所述任何電話線和中繼線產(chǎn)生并接收信令和監(jiān)控信息；以及一個呼叫控制器，通過所述ATM端口中的一個連接到交換系統(tǒng)，并響應(yīng)通過所述一個ATM端口接收的信令和監(jiān)控信息，通過所述一個ATM端口發(fā)送時隙交換信息，控制時分交換機(jī)裝置建立和拆除任何線路和中繼線之間的電話呼叫。
24.一個ATM交換網(wǎng)絡(luò)包括具有多個ATM端口和時分交換裝置的第一交換系統(tǒng)，在第一電話線和中繼線之間提供話音頻帶連接，為電話終端設(shè)備和局間電信提供服務(wù)；至少一個外圍組單元，將任何電話線和中繼線與第一交換系統(tǒng)的一個ATM端口接口，代表所述任何第一電話線和中繼線產(chǎn)生并接收信令和監(jiān)控信息；以及具有多個ATM端口和時分交換裝置的第二交換系統(tǒng)，在第二電話線和中繼線之間提供話音頻帶連接，為電話終端設(shè)備和局間電信服務(wù)；至少一個外圍組單元，將任何電話線和中繼線與第二交換系統(tǒng)的一個ATM端口接口，代表所述任何第二電話線和中繼線產(chǎn)生并接收信令和監(jiān)控信息；以及在各個第一和第二電話系統(tǒng)的ATM端口之間連接的ATM中繼線，在彼此之間連接ATM信元，包括帶有信令和監(jiān)控信息的ATM信元；以及一個呼叫控制器，通過所述ATM端口中分別的一個連接到第一和第二交換系統(tǒng)中的一個，并響應(yīng)通過所述一個ATM端口接收的信令和監(jiān)控信息，通過所述一個ATM端口發(fā)送時隙交換信息，分別控制第一和第二交換裝置的時分交換裝置建立和拆除任何所述線路和中繼線之間的電話呼叫；呼叫控制器的控制功能藉此在ATM交換網(wǎng)絡(luò)的多個交換系統(tǒng)之間共享，沒有物理的地理的限制。
25.一種權(quán)利要求22中定義的ATM交換網(wǎng)絡(luò)包括一個ATM交換節(jié)點，至少一條ATM中繼線，將每個交換系統(tǒng)與ATM交換節(jié)點連接，而且其特征在于，呼叫控制器是通過該ATM節(jié)點連接到時分交換裝置的中央呼叫控制器。
全文摘要
一種電信裝置,在接收和發(fā)送端口之間傳輸具有有效負(fù)荷數(shù)據(jù)的同步單元或有效負(fù)荷數(shù)據(jù)的異步單元的ATM信元,包括一個緩存器,將從接收端口接收的有效負(fù)荷數(shù)據(jù)單元異步地排隊、然后將排隊的有效負(fù)荷數(shù)據(jù)單元在一個時分復(fù)用的數(shù)據(jù)流中發(fā)送到發(fā)送端口。一個時隙交換機(jī),用于將來自第一數(shù)據(jù)流的同步有效負(fù)荷數(shù)據(jù)單元的時間定義序列重排成第二TDM數(shù)據(jù)流中的同步有效負(fù)荷數(shù)據(jù)單元的第二時間定義序列。一個輸出TDM數(shù)據(jù)流,其組成通過將第一數(shù)據(jù)流傳輸?shù)捷敵鰯?shù)據(jù)流,同時將來自第二TDM數(shù)據(jù)流的同步單元的每個有效負(fù)荷情況,代替到輸出數(shù)據(jù)流相應(yīng)的TDM位置中來實現(xiàn)。該輸出數(shù)據(jù)流被發(fā)送到發(fā)送端口,藉此電話呼叫通過同步有效負(fù)荷數(shù)據(jù)單元而連接。通過現(xiàn)有ATM設(shè)備連接的電話通話中典型固有的延遲以及因此使用戶常常感到的嚴(yán)重回音都相當(dāng)程度地減輕了。
文檔編號H04Q11/04GK1194073SQ96196552
公開日1998年9月23日 申請日期1996年6月26日 優(yōu)先權(quán)日1995年7月7日
發(fā)明者G·F·歐文, D·T·林 申請人:北方電訊有限公司