專利名稱：包含可調(diào)整比特流的傳輸系統(tǒng)和復用/去復用設備的制作方法
技術領域：
本發(fā)明涉及一種傳輸系統(tǒng)，它包含以第一定時發(fā)送的數(shù)據(jù)和以第二定時發(fā)送的可調(diào)整比特流，該系統(tǒng)具有用于輸入以第一時鐘速率產(chǎn)生的比特形成的數(shù)據(jù)的一個入口；用于以第二時鐘速率產(chǎn)生所述比特流的一個入口，其中比特可被插入或刪除；一個緩沖存儲器；寫裝置，用于在該緩沖存儲器的寫單元寫入來自以第一速率輸入數(shù)據(jù)的所述入口的數(shù)據(jù)；讀出裝置，用于從該緩沖存儲器的讀單元讀出以第二速率存儲的和用于形成所述比特流的數(shù)據(jù)；單元比較裝置，用于產(chǎn)生讀單元碼與寫單元碼的比較碼；調(diào)整裝置，根據(jù)比較碼的功能在輸出數(shù)據(jù)流中插入和/或刪除比特。
本發(fā)明同樣地涉及多個復用和去復用設備設備，它含有可調(diào)整的比特流。
這種系統(tǒng)在數(shù)據(jù)傳輸領域找到了重要的應用，特別在用于以同步數(shù)字體制(SDH)網(wǎng)絡為名稱的已知的數(shù)字網(wǎng)中時，并且在UIT-T G.707，G.708，G.709及其它的建議中敘述的。
這類的系統(tǒng)在加拿大專利申請?zhí)?064602中敘述。
在這種系統(tǒng)中，遇到了由確定第一和第二時鐘速率的振蕩器之間的頻率不同引起問題。為了適應這些速率，提供一種相位對準設備。但是，盡管有這個設備，仍然可能存在著慢的相位偏移，這產(chǎn)生稱為漂移的頻率抖動上升。這導致在一定環(huán)境下是可容許的失真，但可能在不同的環(huán)境下干擾用戶電路。
為了解決這個問題，本發(fā)明提出了在開頭段落中規(guī)定的那類系統(tǒng)，其特征在于比較裝置具有一個內(nèi)插單元，用于在比較碼的變化之間產(chǎn)生內(nèi)插值，和其特征在于該調(diào)整裝置具有一個判定電路，它有用于控制調(diào)整的判定閾值，其值可以是中間值之一。
從下面敘述的實施例，本發(fā)明的這些和其它方面就清楚而明白了。
在附圖中

圖1表示按照本發(fā)明的一個系統(tǒng)，圖2表示虛擬存儲器VC12的數(shù)據(jù)單元結構，圖3表示多幀STM1中輔助單元TU12的存儲單元，圖4表示構成本發(fā)明系統(tǒng)的一部分的相位對準電路，圖5表示構成圖4電路一部分的計數(shù)器計數(shù)的變化與偏差相對于時間的曲線，圖6表示該計數(shù)器內(nèi)容的所述偏差的擴展，圖7表示外插單元的圖，圖8是用于說明圖4所示系統(tǒng)的工作的時間圖，
圖9表示調(diào)整控制單元的圖，和圖10表示各個轉移函數(shù)的頻率特性。
在圖1中標號1表示一個數(shù)據(jù)終端，它經(jīng)過各自傳輸線5和6發(fā)送和接收2048kb/s的數(shù)據(jù)。這些傳輸線接到網(wǎng)絡15的復用器/去復用器設備10，該網(wǎng)絡15設計用于稱為同步數(shù)字體系或簡稱SDH的系統(tǒng)。這個終端1可與另一終端11通信，終端11經(jīng)過另一個復用/去復用設備20連接到這個網(wǎng)絡。終端1和11以具有精度為±50PPm的2.048MHz時鐘速率工作。復用/去復用設備10和20在它們的輸出22和23產(chǎn)生用于63個2.048kb/s終端的155Mb/s復用和在它們的輸入25和26接入類似的復用。為了簡化說明，復用/去復用設備10和20的單元大體上分別以復用器40與41和去復用器43與45表示。
所述SDH網(wǎng)絡以一定的頻率工作，該頻率可能相對于數(shù)據(jù)終端1和11的頻率相差±20ppm的值，而且工作在獨立的時鐘。為了保證這個同步，已設計設備10包括一個相位對準或相位同步電路30，使得從終端1接收的數(shù)據(jù)與該網(wǎng)絡的頻率相關，而對于設備20，包括一個去同步(desynchronizing)電路31，使用所提供的數(shù)據(jù)與接收它們的終端11的數(shù)據(jù)目關。
本實施例特別適用于經(jīng)過輔助單元TU12傳送虛存儲器VC12中的2048kb/s。圖2表示在這個虛存儲器VC12中數(shù)據(jù)的結構，而圖3表示在多幀STM1中該輔助單元TU12位置的例子。
輔助單元TU12由144個八位位組構成，它產(chǎn)生虛存儲器VC12的140八位位組，這又被分為四塊B2、B2、B3和B4，每塊八位位組，應指出，前三塊每塊包含用于有限負載的32八位位組，而第四塊包含32八位位組±1比特。這些八位位組用于傳送經(jīng)入口50來的數(shù)據(jù)的有效負載比特。其偏差±1比特，該控制由比特C1和C2確定，該偏差用在圖2所示的單元S1和S2上并且構成稱為調(diào)整的偏差。
圖3所示的多幀STM1由四幀MF＝0，MF＝1，MF＝2和MF＝3構成。每一幀由安排成270×9八位位組的矩形的2430八位位組構成。陰影部分幀MF的P0，0 P0，1 P0，2 P0，3＝0幀MF的P1，0 P1，1 P1，2 P1，3＝1幀MF的P2，0 P2，1 P2，2 P2，3＝2幀MF的P3，0 P3，1 P3，2 P3，3＝3包含圖2所示的虛存儲器的八位位組。圖3所示的多幀以幀MF＝0開始串行地發(fā)送，從左到右和從上到下讀出。陰影部分P0，1離開邊緣18八位位組，而陰影部分P0，1 P0，2 P0，3離開邊緣63八位位組。在500μs中發(fā)送128八位位組(當把S2認為是一個數(shù)據(jù)比特時，無需執(zhí)行調(diào)整)，這相應于2.048kb/s速率。
圖4表示實現(xiàn)相位對準電路30的圖。在SDH技術中，可找到其它電路的實施例(例如，見上述加拿大專利申請?zhí)?064602)。在圖4中，終端50接收從線路5來的數(shù)據(jù)，而終端51接收時鐘信號HP，稱為準同步時鐘信號，這些時鐘信號與該數(shù)據(jù)有關而且其頻率為2.048MHz。這些時鐘信號實質上饋送到緩沖存儲器60的寫計數(shù)器55。從這個緩沖存儲器讀出的數(shù)據(jù)在數(shù)據(jù)終端與加到終端71的讀時鐘信號HS同步地被恢復，其頻率為19.44MHz，這相應于在多幀STM1中傳送的八位位組的頻率。這個終端71接到時鐘72的輸出，時鐘72構成SDH系統(tǒng)的一部分。一方面，標記75的SDH幀管理單元按照圖2將信號或業(yè)務字節(jié)加到復用器40，另一方面，提供一個分支信號Pr，以便根據(jù)它們在多幀STM1中的位置從這個存儲器中分出。單元75的信號Pr許可存儲器60的讀計數(shù)器80遞增。因此這個計數(shù)器80計數(shù)時鐘信號Hs的脈沖，當信號Pr許可這個計數(shù)器進行計數(shù)時，在終端71可得到時鐘信號。按平均來說，很明顯計數(shù)頻率是輸入輔助單元的頻率2.048MHz±50ppm。相位比較單元90連續(xù)地分析計數(shù)器55和80的內(nèi)容φi和φo。這個比較結果Δφ由下式給出Δφ＝{(φi－φo＋M)ModM－(M/2)}式中M是存儲器60的總比特容量?？梢宰C明當(φi－φo＋M)ModM＝M/2時Δφ＝0。則可保證讀地址和寫地址分開的足夠大，避免了在存儲器60的相同單元的同時寫和讀操作。
在這個結果的基礎上，調(diào)整控制電路92確定是否可能進行調(diào)整。調(diào)整命令發(fā)送到管理單元75。調(diào)整控制電路92經(jīng)過一個閾值電路93處理比較電路90的結果，而當閾值電路93指示兩個計數(shù)器55和88的內(nèi)容之間相差太大時就開始調(diào)整。例如，或者如加上1比特到該數(shù)據(jù)流，因此比特S1構成被傳送的有效負載數(shù)據(jù)的一部分，或者刪除一比特，這樣比特S1和S2不構成被傳送有效負載的一部分。
圖5表示計數(shù)器55和80的內(nèi)容φi和φo以及它們的差是如何導出的。計數(shù)器80的內(nèi)容φo按照所使用的多幀STM1的函數(shù)導出。因此在任意的0-0.05μs時間之間，內(nèi)容φo增加8單元，而在時間0.05-3.5μs之間該內(nèi)容不變。然后，在時間3.5-3.55μs之間，這些內(nèi)容又變化8單元步長。計數(shù)器55的內(nèi)容φi以每0.5μs或更準確地為0.488μs(＝1/2.048MHz)(即在0.4…3.4μs瞬時)一個單元步長的一致方式變化。這些內(nèi)容的差Δφ的變化可從剛才觀察的內(nèi)容導出。在增加8單元步長之后，這個差以每0.488μs一個單元步長縮小。
這個差的差錯每500μs剛好在由時鐘72確定的間隔Tev進行分析(見圖6)。但是，在正好500μs的這個持續(xù)時間，寫入存儲器60的比特數(shù)是相應于從中讀出的比特數(shù)。如果從緩沖存儲器80來的比較分支和它們寫入之間存在頻率漂移，如果差Δφmoy高于該輔助單元的調(diào)整容量，認為是Δφ平均值的差Δφmoy增加直到瞬時tev為止，因此調(diào)用一個調(diào)整而且這個差將縮小一個單元步長。然后，這個平均值開始再增加。這個差錯隨著時間浮動，特別是按照所述頻率漂移的函數(shù)浮動而且導致在其頻譜中出現(xiàn)低頻分量。在接收端這些分量很難處理。
根據(jù)本發(fā)明，為了利用去同步電路31的相位控制大大地抑制或消除這些低頻分量，根據(jù)本發(fā)明的系統(tǒng)使用一個∑-Δ調(diào)制器作為調(diào)整電路92。這樣的調(diào)制器需要有一個0.5的閾值。因此，該系統(tǒng)包括一個內(nèi)插單元95(參見圖4)確定比較碼的每個變化的中間步長φo。在所述例子的框架內(nèi)，提出了十個中間步長，所以一比特差錯由十個這些中間步長評價。因此，閾值可等于0.5。這些中間步長加到加法器97，該加法器97將這些步長與由乘法器98事先乘以10的偏差Δφ加在一起，這樣實際上該閾值變成sb＝5。
在圖7中更詳細地示出這個內(nèi)插電路95。它大體上是由模10計數(shù)器110構成的。這個計數(shù)器有一個計數(shù)輸入112，用于計數(shù)19.44MHz的HS時鐘信號72，該頻率非常接近于十倍的2.048MHz的HP值，而且它具有由系統(tǒng)時鐘72提供的優(yōu)點。這個計數(shù)器110還具有響應時鐘信號HP的每個上升沿的指示而被復位為零的一個復位為零輸入114。這個邊沿由前面是一個相位對準電路130的上升沿檢測電路120檢測，相位對準電路130將信號HP的值變化時間與信號HS對準。這個對準信號HP稱為HP′。電路130由以級聯(lián)組合形式連接的兩個D觸發(fā)器150和151構成的。觸發(fā)器150的D輸入端接收信號HP和觸發(fā)器151的Q輸出端產(chǎn)生與信號HS對準的HP值，信號HS加到這兩個觸發(fā)器150和151的時鐘輸入端。這個級聯(lián)組合避免了寄生現(xiàn)象(亞穩(wěn)定性)，這種寄生現(xiàn)象在觸發(fā)器的D輸入端和時鐘輸入端的值同時變化時突然出現(xiàn)。
為了檢測這些上升沿，在與觸發(fā)器151以級聯(lián)組合連接的另一個觸發(fā)器161的輸入端和輸出端可有標記160的一個與門。該與門有一個反向輸入162，當在信號HS有效邊沿之前信號HP′的值為0然后該值為＂1＂時，這個與門產(chǎn)生一個有效邏輯＂1＂。這是以上升沿HP的出現(xiàn)表示的。中間步長值φ10是由計數(shù)器110的并行輸出產(chǎn)生的。
圖8表示電路30工作的定時圖。信號HP，φi，HS和φ10已經(jīng)敘述了。在這個附圖中，應該注意，數(shù)量φi隨著信號HP的上升沿改變其值。根據(jù)本發(fā)明，已提出再分為十個相等部分即時間間隔，該間隔將值的變化與這個數(shù)量φi分開。這是以線φ10id表示的，該線代表以理想方法的這個再分。根據(jù)本發(fā)明的一個方面，為了進行這個再分，人們可利用各個信號HS和HP的fHs對fHp的頻率比率。實際上，這個比率為fHSfHP=19.442.048=9.49≅10]]>雖然由信號HS(線φ10)執(zhí)行的這個再分僅僅是一個近似，它對所考慮的應用是足夠的。
圖9用圖解法詳細地表示在考慮了按照本發(fā)明的測量時的調(diào)整控制電路92。這個電路在每500μs的瞬時tev估計該值Δφ10。由信號tev啟動的存儲器電路210存儲加法器214的輸出信號，加法器214的兩個輸入端分別連接到閾值電路93輸入端和輸出端。該閾值電路的輸入接到加法器電路220的輸出端。從該閾值電路的輸出線引出兩條線，它們傳送代表該閾值功能的信號。當它傳送有效信號時，第一條線＂+＂表示超過了正閾值(+5)，因此觸發(fā)負的調(diào)整，而有關正調(diào)整的第二線＂-＂表示差錯信號在負閾值(-5)以下，因此觸發(fā)正調(diào)整。這個電路92插入一個濾波器功能，它通過校正剩余噪聲的中心接近由信號tev引起的取樣頻率來衰減DC分量噪聲。因此這個電路構成所述∑-Δ調(diào)制器。
圖10清楚地表示了由本發(fā)明提供的優(yōu)點。這個圖以虛線的曲線表示轉移特性，沒有加上本發(fā)明事先知道的測量。以不同的話說，計數(shù)器內(nèi)容之間的差Δφ直接地加到閾值單元。以小叉表示的轉移特性與本發(fā)明有關。分配給用戶的相位控制設備的低通特性以實線表示。顯而易見，在低頻側由本發(fā)明提供測量導致明顯的減少，特別在所述低通特性范圍中。
權利要求
1.一種傳輸系統(tǒng)，該系統(tǒng)包含以第一速率傳送的數(shù)據(jù)和以第二速率傳送的調(diào)整比特流，該系統(tǒng)具有一個入口，用于輸入由以第一時鐘速率產(chǎn)生的比率構成的數(shù)據(jù)，一個入口，用于以第二時鐘速率產(chǎn)生所述比特流，在比特流中可插入或刪除比特，一個緩沖存儲器，寫入裝置，在該緩沖存儲器的寫單元寫入以第一速率輸入數(shù)據(jù)的所述入口來的數(shù)據(jù)，讀出裝置，從該緩沖存儲器的讀出單元讀出以第二速率存儲的數(shù)據(jù)和構成所述的比特流，存儲單元比較裝置，用于產(chǎn)生讀出單元碼與寫單元碼的比較碼，調(diào)整裝置，用于根據(jù)比較碼的變化在輸出數(shù)據(jù)中插入和/或刪除比特，其特征在于比較裝置具有一個內(nèi)插單元，用于產(chǎn)生比較碼的變化之間的中間值，和在于調(diào)整裝置具有一個判定電路，它有用于控制調(diào)整的一個判寫閾值，而且其值可以是這些中間值之一。
2.根據(jù)權利要求1的傳輸系統(tǒng)，其特征在于調(diào)整裝置是由稱為∑-Δ調(diào)制器的電路構成的。
3.一種包含以第一定時傳送的數(shù)據(jù)和以第二定時傳送的可調(diào)整比特流的復用/去復用設備，該設備包括至少一個相位對準設備，它有用于輸入以第一時鐘速率產(chǎn)生的比特構成的數(shù)據(jù)的一個入口，以第二時鐘速率產(chǎn)生所述比特流的一個入口，在該比特流中可插入或刪除比特，一個緩沖存儲器，寫入裝置，在該緩沖存儲器的寫單元寫入從以第一速率輸入數(shù)據(jù)的所述入口來的數(shù)據(jù)，讀出裝置，從該緩沖存儲器的讀出單元讀出以第二速率存儲的數(shù)據(jù)和構成所述比特流，存儲單元比較裝置，用于產(chǎn)生讀出單元碼與寫單元碼的比較碼，調(diào)整裝置，用于根據(jù)比較碼的變化在輸出數(shù)據(jù)流中插入和/或刪除比特，其特征在于比較裝置具有一個內(nèi)插單元，用于產(chǎn)生比較碼的變化之間的中間值，和在于調(diào)整裝置具有一個判定電路，它有用于控制調(diào)整的一個判定閾值，而且其值可以是這些中間值之一。
4.根據(jù)權利要求3的復用/去復用設備，其特征在于該調(diào)整裝置是由稱為∑-Δ調(diào)制器的電路構成的。
5.一種相位對準裝置，它具有用于輸入以第一時鐘速率產(chǎn)生的比特構成的數(shù)據(jù)的一個入口，用于以第二時鐘速率產(chǎn)生可調(diào)整比特流的一個入口，其中比特可被插入或刪除，一個緩沖存儲器，寫入裝置，在該緩沖存儲器的寫單元寫入從以第一速率輸入數(shù)據(jù)的所述入口來的數(shù)據(jù)，讀出裝置，從該緩沖存儲器的讀出單元讀出以第二速率存儲的數(shù)據(jù)和構成所述比特流，存儲單元比較裝置，用于產(chǎn)生讀出單元碼與寫單元碼的比較碼，調(diào)整裝置，用于根據(jù)比較碼的變化在輸出數(shù)據(jù)流中插入和/或刪除比特，其特征在比較裝置具有一個內(nèi)插單元，用于產(chǎn)生比較碼的變化之間的中間值，和在于調(diào)整裝置具有一個判定電路，它有用于控制調(diào)整的一個判定閾值，而且其值可以是這些中間值之一。
6.根據(jù)權利要求5的相位對準裝置，其特征在于該調(diào)整裝置是在稱為∑-Δ調(diào)制器的電路的基礎上構成的。
全文摘要
傳輸系統(tǒng)和復用/去復用設備用的相位對準裝置30，具有以第一時鐘信號速率加在入口51的輸入數(shù)據(jù)的入口，和以加在入口71的第二時鐘信號速率產(chǎn)生調(diào)整數(shù)據(jù)流的入口70，在數(shù)據(jù)流中比特可被插入或刪除。寫入計數(shù)器55和讀出計數(shù)器80可將數(shù)據(jù)寫入，讀出公共存儲器60，比較單元90，測量計數(shù)器55和80的內(nèi)容差，利用內(nèi)容差變化，中間步驟加到單元95、97和98，使控制調(diào)整的裝置92可用閾值為0.5的∑-△調(diào)制器構成。
文檔編號H04J3/07GK1124895SQ9511771
公開日1996年6月19日 申請日期1995年9月13日 優(yōu)先權日1994年9月13日
發(fā)明者A·弗格尼斯, P·艾伯特 申請人:菲利浦電子有限公司