本發(fā)明涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，尤其涉及一種基于可配置弱特征累計(jì)的wdh識(shí)別方法及系統(tǒng)。

背景技術(shù)：

互聯(lián)網(wǎng)的飛速發(fā)展，微信電話本業(yè)務(wù)(wdh)正在廣泛得到試用，運(yùn)營(yíng)商需要對(duì)這個(gè)新業(yè)務(wù)進(jìn)行識(shí)別。但由于wdh采用了加密技術(shù)，不斷升級(jí)新版本，使得識(shí)別變得不容易。

目前，wdh的udp連接識(shí)別多采用長(zhǎng)度匹配的辦法。wdh的語(yǔ)音通話連接采用強(qiáng)加密算法，無(wú)法破解；經(jīng)過(guò)大量報(bào)文分析，發(fā)現(xiàn)wdh從振鈴階段開(kāi)始的數(shù)據(jù)包凈荷長(zhǎng)度符合如下規(guī)律(單向)，即符合不通過(guò)組合的長(zhǎng)度序列關(guān)系。

針對(duì)這個(gè)長(zhǎng)度，每個(gè)會(huì)話可以設(shè)計(jì)特殊的狀態(tài)機(jī)

算法1：0->1->2->3->succ

算法2：0->4->5->6->succ

算法3：0->7->8->9->succ

算法4：0->10->11->12->succ

succ為15，fail為14。

軟件一旦升級(jí)，就會(huì)使目前的算法失效，根據(jù)新的長(zhǎng)度變化編寫狀態(tài)機(jī)，綜合成新的邏輯電路，升級(jí)現(xiàn)網(wǎng)很麻煩。

綜上可知，現(xiàn)有技術(shù)在實(shí)際使用上顯然存在不便與缺陷，所以有必要加以改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)上述的缺陷，本發(fā)明的目的在于提供一種基于可配置弱特征累計(jì)的wdh識(shí)別方法及系統(tǒng)，其可以提高靈活性，不需要芯片邏輯的改變，就可以隨時(shí)升級(jí)，便于升級(jí)現(xiàn)網(wǎng)設(shè)備。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種基于可配置弱特征累計(jì)的wdh識(shí)別方法，包括以下步驟：

獲取各類凈荷數(shù)據(jù)包的長(zhǎng)度；

根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，配置fpga內(nèi)部的寄存器；

當(dāng)有語(yǔ)音信號(hào)時(shí)，獲取該語(yǔ)音信號(hào)的各類凈荷數(shù)據(jù)包的長(zhǎng)度；

將獲取的凈荷數(shù)據(jù)包的長(zhǎng)度與寄存器內(nèi)的預(yù)存長(zhǎng)度匹配處理。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別方法，所述凈荷數(shù)據(jù)包具有四類。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別方法，根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，配置fpga內(nèi)部的寄存器步驟包括：

通過(guò)并行的四種不同算法，配置所述fpga內(nèi)部的寄存器。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別方法，每種算法配置的fpga內(nèi)部的寄存器數(shù)量均不相同。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別方法，每種算法配置的fpga內(nèi)部的寄存器數(shù)量部分相同。

本發(fā)明還相應(yīng)的提供一種基于可配置弱特征累計(jì)的wdh識(shí)別系統(tǒng)，包括

第一獲取模塊，用于獲取各類凈荷數(shù)據(jù)包的長(zhǎng)度；

配置模塊，用于根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，配置fpga內(nèi)部的寄存器；

第二獲取模塊，用于當(dāng)有語(yǔ)音信號(hào)時(shí)，獲取該語(yǔ)音信號(hào)的各類凈荷數(shù)據(jù)包的長(zhǎng)度；

匹配處理模塊，用于將獲取的凈荷數(shù)據(jù)包的長(zhǎng)度與寄存器內(nèi)的預(yù)存長(zhǎng)度匹配處理。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別系統(tǒng)，所述凈荷數(shù)據(jù)包括四類。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別系統(tǒng)，所述配置模塊進(jìn)一步用于：

通過(guò)并行的四種不同算法，配置所述fpga內(nèi)部的寄存器。

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別系統(tǒng)，并行的每種算法配置的fpga內(nèi)部的寄存器數(shù)量均不相同

根據(jù)本發(fā)明的基于可配置弱特征累計(jì)的wdh識(shí)別系統(tǒng)，并行的每種算法配置的fpga內(nèi)部的寄存器數(shù)量部分相同。

本發(fā)明通過(guò)獲取各類凈荷數(shù)據(jù)包的長(zhǎng)度，并根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，實(shí)時(shí)配置fpga內(nèi)部的寄存器；當(dāng)有語(yǔ)音信號(hào)時(shí)，獲取該語(yǔ)音信號(hào)的各類凈荷數(shù)據(jù)包的長(zhǎng)度；將獲取的凈荷數(shù)據(jù)包的長(zhǎng)度與寄存器內(nèi)的預(yù)存長(zhǎng)度匹配處理。借此，本發(fā)明可以提高靈活性，不需要芯片邏輯的改變，就可以隨時(shí)升級(jí)，便于升級(jí)現(xiàn)網(wǎng)設(shè)備。

附圖說(shuō)明

圖1是本發(fā)明的識(shí)別方法流程圖；

圖2是本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

參見(jiàn)圖1，本發(fā)明提供了一種基于可配置弱特征累計(jì)的wdh識(shí)別方法，包括以下步驟：

步驟s101，獲取各類凈荷數(shù)據(jù)包的長(zhǎng)度。

步驟s102，根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，配置fpga內(nèi)部的寄存器。

步驟s103，當(dāng)有語(yǔ)音信號(hào)時(shí)，獲取該語(yǔ)音信號(hào)的各類凈荷數(shù)據(jù)包的長(zhǎng)度。

步驟s104，將獲取的凈荷數(shù)據(jù)包的長(zhǎng)度與寄存器內(nèi)的預(yù)存長(zhǎng)度匹配處理。

階段開(kāi)始的凈荷數(shù)據(jù)包長(zhǎng)度符合如下規(guī)律(單向)，即符合不通過(guò)組合的長(zhǎng)度序列關(guān)系：

本發(fā)明可以靈活且實(shí)時(shí)的配置a1～d4的十六個(gè)長(zhǎng)度

算法1：0->a1->a2->a3->succ

算法2：0->b1->b2->b3->succ

算法3：0->c1->c2->c3->succ

算法4：0->d1->d2->d3->succ

優(yōu)選的是，本發(fā)明的4個(gè)算法可以并行查找，長(zhǎng)度可以隨意配置，對(duì)于每種算法配置的fpga內(nèi)部的寄存器數(shù)量，可以都不相同，也可以部分相同。

每種算法對(duì)應(yīng)的識(shí)別長(zhǎng)度不一致，在具體應(yīng)用中，四種算法并行查找對(duì)比，匹配成功后即識(shí)別出對(duì)應(yīng)的業(yè)務(wù)類型。

本發(fā)明用8bit支持狀態(tài)機(jī)，總的2bit支持succ和fail，總共需要10bit就可以實(shí)現(xiàn)。借此，本發(fā)明不需要芯片邏輯的改變，就可以隨時(shí)升級(jí)，便于升級(jí)現(xiàn)網(wǎng)設(shè)備。

參見(jiàn)圖2，本發(fā)明相應(yīng)的提供一種實(shí)現(xiàn)上述方法的基于可配置弱特征累計(jì)的wdh識(shí)別系統(tǒng)，該系統(tǒng)100包括：

第一獲取模塊10，用于獲取各類凈荷數(shù)據(jù)包的長(zhǎng)度。

配置模塊20，用于根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，配置fpga內(nèi)部的寄存器。

第二獲取模塊30，用于當(dāng)有語(yǔ)音信號(hào)時(shí)，獲取該語(yǔ)音信號(hào)的各類凈荷數(shù)據(jù)包的長(zhǎng)度。

匹配處理模塊40，用于將獲取的凈荷數(shù)據(jù)包的長(zhǎng)度與寄存器內(nèi)的預(yù)存長(zhǎng)度匹配處理。

本發(fā)明所述的凈荷數(shù)據(jù)至少包括四類。所述配置模塊進(jìn)一步用于通過(guò)并行的四種不同算法，配置所述fpga內(nèi)部的寄存器，以對(duì)應(yīng)處理四類凈荷數(shù)據(jù)。

具體的，并行的每種算法配置的fpga內(nèi)部的寄存器數(shù)量或以均不相同，也可以配置為部分相同，借此提高配置的靈活性。綜上所述，本發(fā)明通過(guò)獲取各類凈荷數(shù)據(jù)包的長(zhǎng)度，并根據(jù)所述各類凈荷數(shù)據(jù)包的長(zhǎng)度，實(shí)時(shí)配置fpga內(nèi)部的寄存器；當(dāng)有語(yǔ)音信號(hào)時(shí)，獲取該語(yǔ)音信號(hào)的各類凈荷數(shù)據(jù)包的長(zhǎng)度；將獲取的凈荷數(shù)據(jù)包的長(zhǎng)度與寄存器內(nèi)的預(yù)存長(zhǎng)度匹配處理。借此，本發(fā)明可以提高靈活性，不需要芯片邏輯的改變，就可以隨時(shí)升級(jí)，便于升級(jí)現(xiàn)網(wǎng)設(shè)備。

當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。