亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺的制作方法

文檔序號:12645630閱讀:1909來源:國知局

本實用新型涉及一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,屬于電路設(shè)計的技術(shù)領(lǐng)域。



背景技術(shù):

LED屏是一種用發(fā)光二極管按順序排列而制成的新型成像電子設(shè)備。由于其亮度高、可視角度廣、壽命長等特點,正被廣泛應(yīng)用于戶外廣告屏等產(chǎn)品中。

LED同步接收卡功能是將發(fā)送卡、電腦等送來的視頻信號,進行行列處理,并送到LED顯示屏,實現(xiàn)LED屏正常工作。

LED同步接收卡目前市場采用千兆以太網(wǎng)+FPGA+SDR SDRAM架構(gòu),由于外掛SDRAM存儲器需要占用大量的I/O資源,F(xiàn)PGA芯片多采用BGA封裝,增加了電路復(fù)雜性和制作成本?;谝陨袭a(chǎn)品情況,本實用新型提出了一種基于高云半導(dǎo)體內(nèi)嵌SDR SDRAM的GW2AR-18LV6LQ144C FPGA芯片的LED同步接收卡電路平臺。該電路平臺FPGA內(nèi)部集成SDR SDRAM,且RJ45接口內(nèi)嵌千兆變壓器,使得整個電路硬件平臺集成度高、工作性能好;同時,F(xiàn)PGA采用LQFP144封裝形式,使得該電路硬件平臺成本進一步降低,提高了產(chǎn)品的市場競爭力。



技術(shù)實現(xiàn)要素:

針對現(xiàn)有技術(shù)的不足,本實用新型提出一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺。本實用新型具有集成度高、性能好、成本低等優(yōu)點。

本實用新型的技術(shù)方案如下:

一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,包括FPGA芯片、分別與所述FPGA芯片相連的DC/DC電源變換電路、下載電路、以太網(wǎng)接口電路、LED接口電路、晶振電路和復(fù)位電路。

根據(jù)本實用新型優(yōu)選的,所述FPGA芯片為高云半導(dǎo)體GW2AR系列LQFP144封裝的GW2AR-18LV6LQ144C產(chǎn)品。本新型所采用的國產(chǎn)FPGA芯片采用LQFP144封裝形式,使得該電路硬件平臺成本進一步降低,提高了產(chǎn)品的市場競爭力。該FPGA芯片是高云半導(dǎo)體晨熙家族第一代產(chǎn)品,內(nèi)部資源豐富,具有高性能的DSP資源,PLL資源、高速LVDS接口以及豐富的BSRAM存儲器資源,I/O支持IDDR、IDES4/8/10、ODDR、OSER4/8/10、IVideo和Ovideo等多種接口標(biāo)準(zhǔn),在高速低成本的應(yīng)用場合中得到廣泛應(yīng)用。GW2AR-18LV6LQ144C芯片主要實現(xiàn)與以太網(wǎng)接口的數(shù)據(jù)交互、視頻數(shù)據(jù)處理、SDR SDRAM數(shù)據(jù)讀寫,該款FPGA芯片從功能和性能上都很好地滿足LED接收卡硬件電路平臺的設(shè)計要求。

根據(jù)本實用新型優(yōu)選的,所述DC/DC電源變換電路包括第一DC/DC線性變換電源芯片和第二DC/DC線性變換電源芯片,所述第一DC/DC線性變換電源芯片實現(xiàn)從DC5P0到DC3P3變換,所述第二DC/DC線性變換電源芯片實現(xiàn)從DC3P3到DC1P0變換。本實用新型采用兩片DC/DC線性變換電源芯片,具有極低的電源噪聲,為LED接收卡其他電路提供良好的電源信號。

根據(jù)本實用新型優(yōu)選的,所述下載電路包括JTAG接口電路和外部Flash電路,所述JTAG接口電路用于:實現(xiàn)PC機對FPGA芯片的SRAM編程;實現(xiàn)對外部Flash編程;所述外部Flash電路用于儲存程序代碼。

根據(jù)本實用新型優(yōu)選的,所述以太網(wǎng)接口電路包括兩路獨立的千兆以太網(wǎng)接口電路:所述千兆以太網(wǎng)接口電路包括集成變壓器的RJ45接口、以太網(wǎng)PHY芯片、25MHz晶體。該設(shè)計實現(xiàn)了FPGA與上層管理間的以太網(wǎng)數(shù)據(jù)通信。

根據(jù)本實用新型優(yōu)選的,所述LED接口電路包括74HC245芯片和50PIN雙列排針。此設(shè)計可支持24路RGB信號輸出。

根據(jù)本實用新型優(yōu)選的,所述晶振電路為FPGA芯片提供50MHz時鐘信號。

根據(jù)本實用新型優(yōu)選的,所述復(fù)位電路為FPGA芯片、以太網(wǎng)PHY芯片提供復(fù)位信號。

根據(jù)本實用新型優(yōu)選的,在所述LED接收卡硬件電路平臺上所有單端信號均為50歐姆阻抗,以太網(wǎng)接口的差分信號為100歐姆阻抗。

本實用新型的技術(shù)優(yōu)勢在于:

本實用新型采用高云半導(dǎo)體內(nèi)嵌SDR SDRAM的GW2AR-18LV6LQ144C FPGA芯片,該芯片內(nèi)部資源和接口資源豐富,具有高速低成本特點;該款FPGA內(nèi)部集成SDR SDRAM,再加上內(nèi)嵌千兆變壓器的RJ45接口,使得整個電路硬件平臺集成度高、工作性能好;同時,所述FPGA芯片采用LQFP144封裝形式,使得該電路硬件平臺成本進一步降低,提高了產(chǎn)品的市場競爭力。

附圖說明

圖1是本實用新型所述LED接收卡硬件電路平臺的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合實施例和說明書附圖對本實用新型做詳細(xì)的說明,但不限于此。

實施例1、

一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,包括FPGA芯片、分別與所述FPGA芯片相連的DC/DC電源變換電路、下載電路、以太網(wǎng)接口電路、LED接口電路、晶振電路和復(fù)位電路。

所述FPGA芯片為高云半導(dǎo)體GW2AR系列LQFP144封裝的GW2AR-18LV6LQ144C產(chǎn)品。

實施例2、

如實施例1所述的一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,其區(qū)別在于,所述DC/DC電源變換電路包括第一DC/DC線性變換電源芯片和第二DC/DC線性變換電源芯片,所述第一DC/DC線性變換電源芯片實現(xiàn)從DC5P0到DC3P3變換,所述第二DC/DC線性變換電源芯片實現(xiàn)從DC3P3到DC1P0變換。本實用新型采用兩片DC/DC線性變換電源芯片,具有極低的電源噪聲,為LED接收卡其他電路提供良好的電源信號。

在圖1中,DC電源輸入插座,型號PJ-002AH;所述第一DC/DC線性變換電源芯片和第二DC/DC線性變換電源芯片型號均為TPS74801RGWR。

所述DC/DC電源變換電路包括TPS74801RGWR芯片、濾波電容、匹配電阻及磁珠。通過匹配電阻分別產(chǎn)生DC3P3和DC1P0電壓,為FPGA芯片及其它IC芯片提供電源。通過放置必要的電容和磁珠有效地對電源進行濾波,為了減少電源電路部分對其它電路的干擾,電源芯片區(qū)域進行鋪地,并保證其與地層的良好連通性。

實施例3、

如實施例1所述的一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,其區(qū)別在于,所述下載電路包括JTAG接口電路和外部Flash電路,所述JTAG接口電路用于:實現(xiàn)PC機對FPGA芯片的SRAM編程;實現(xiàn)對外部Flash編程;所述外部Flash電路用于儲存程序代碼。JTAG接口電路,型號為901310125;外部Flash電路,型號為W25Q64FVSSIG。

實施例4、

如實施例1所述的一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,其區(qū)別在于,所述以太網(wǎng)接口電路包括兩路獨立的千兆以太網(wǎng)接口電路:所述千兆以太網(wǎng)接口電路包括集成變壓器的RJ45接口、以太網(wǎng)PHY芯片、25MHz晶體。該設(shè)計實現(xiàn)了FPGA與上層管理見的以太網(wǎng)數(shù)據(jù)通信。RJ45接口的型號為HR901130A;以太網(wǎng)PHY的型號為B50610C1KML。

以太網(wǎng)接口電路實現(xiàn)了FPGA芯片與上層管理間的以太網(wǎng)數(shù)據(jù)通信。RJ45接口與以太網(wǎng)PHY芯片間的差分線要做到100歐姆阻抗匹配及差分對走線等長,同時以太網(wǎng)PHY芯片與FPGA芯片間的RGMII接口信號走線要做到50歐姆阻抗匹配。

實施例5、

如實施例1所述的一種基于國產(chǎn)FPGA芯片的LED接收卡硬件電路平臺,其區(qū)別在于,所述LED接口電路包括74HC245芯片和50PIN雙列排針。此設(shè)計可支持24路RGB信號輸出。LED接口信號走線盡量等長。LED接口信號包括控制信號CLK、LAT、OE,掃描信號A、B、C、D,數(shù)據(jù)信號R、G、B。

所述晶振電路為FPGA芯片提供時鐘信號。晶振電路時鐘頻率為50MHz,晶振芯片的第三腳連接到FPGA芯片的PLL時鐘專用引腳,為FPGA芯片內(nèi)部邏輯提供時鐘源。

所述復(fù)位電路為FPGA芯片、以太網(wǎng)PHY芯片提供復(fù)位信號。

在所述LED接收卡硬件電路平臺上所有單端信號均為50歐姆阻抗,以太網(wǎng)接口的差分信號為100歐姆阻抗。

所述50MHz晶振芯片,型號為SMA-050000-5BL0TJ;所述復(fù)位芯片,型號為ADM811ZARTZ;所述LED接口電路,型號為74HC245PW;50PIN雙列排針,型號為901310145。

當(dāng)前第1頁1 2 3 
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1