1.一種基于網(wǎng)絡(luò)接口的無反饋單向數(shù)據(jù)傳輸設(shè)備，用于將外網(wǎng)數(shù)據(jù)向內(nèi)網(wǎng)進行單向傳輸?shù)脑O(shè)備，其特征在于：包括外網(wǎng)電路模塊、內(nèi)網(wǎng)電路模塊和至少二根連接外網(wǎng)電路模塊與內(nèi)網(wǎng)電路模塊的光纖；所述外網(wǎng)電路模塊包括連接到外網(wǎng)網(wǎng)絡(luò)設(shè)備的網(wǎng)絡(luò)接口與處理器模塊，連接處理器模塊的FPGA數(shù)據(jù)處理電路，連接FPGA數(shù)據(jù)處理電路的至少二個光纖發(fā)送模塊，以及電源控制模塊，所述外網(wǎng)電路模塊的FPGA數(shù)據(jù)處理電路將收到的數(shù)據(jù)按光纖發(fā)送模塊的個數(shù)分組打包，然后將打包好的數(shù)據(jù)發(fā)到對應(yīng)的通道，每個數(shù)據(jù)包重復(fù)發(fā)送多次；所述內(nèi)網(wǎng)電路模塊包括連接到內(nèi)網(wǎng)網(wǎng)絡(luò)設(shè)備的網(wǎng)絡(luò)接口與處理器模塊，連接處理器模塊的FPGA數(shù)據(jù)處理電路，連接FPGA數(shù)據(jù)處理電路至少二個光纖接收模塊，以及電源控制模塊。
2.根據(jù)權(quán)利要求1所述的基于網(wǎng)絡(luò)接口的無反饋單向數(shù)據(jù)傳輸設(shè)備，其特征在于：所述內(nèi)網(wǎng)電路模塊中的處理器模塊和FPGA數(shù)據(jù)處理電路均含有高速緩存，通過多級緩存機制降低因內(nèi)網(wǎng)接收數(shù)據(jù)較慢導(dǎo)致的數(shù)據(jù)丟失風(fēng)險。
3.根據(jù)權(quán)利要求1所述的基于網(wǎng)絡(luò)接口的無反饋單向數(shù)據(jù)傳輸設(shè)備，其特征在于：所述內(nèi)網(wǎng)電路模塊中有一報警模塊。
4.根據(jù)權(quán)利要求3所述的基于網(wǎng)絡(luò)接口的無反饋單向數(shù)據(jù)傳輸設(shè)備，其特征在于：所述報警電路為聲光報警電路。
5.一種基于網(wǎng)絡(luò)接口的無反饋單向數(shù)據(jù)的傳輸方法，用于將外網(wǎng)數(shù)據(jù)向內(nèi)網(wǎng)進行單向傳輸，其特征在于包括如下步驟：
步驟一.外網(wǎng)電路模塊通過網(wǎng)絡(luò)接口與處理器模塊接收到外網(wǎng)計算機的數(shù)據(jù)后，傳送給FPGA數(shù)據(jù)處理電路，如在預(yù)定的時間內(nèi)沒有收到外網(wǎng)計算機的數(shù)據(jù)，處理器模塊則自動生成心跳數(shù)據(jù)包并傳送到FPGA數(shù)據(jù)處理電路；
步驟二.由FPGA數(shù)據(jù)處理電路將收到的數(shù)據(jù)按通道的個數(shù)分組打包，然后將打包好的數(shù)據(jù)發(fā)到對應(yīng)的光纖發(fā)送模塊，每個數(shù)據(jù)包重復(fù)發(fā)送預(yù)定次；
步驟三.光纖發(fā)送模塊通過光纖將數(shù)據(jù)發(fā)送給與其匹配的光纖接收模塊；
步驟四.各光纖接收模塊將接收到的數(shù)據(jù)包傳送到FPGA數(shù)據(jù)處理電路，F(xiàn)PGA數(shù)據(jù)處理電路對數(shù)據(jù)包進行獨立校驗，校驗成功后再判斷這個數(shù)據(jù)包是否已經(jīng)收到，如果已經(jīng)收到，則放棄這個數(shù)據(jù)包，接著FPGA電路還將各個通道收到的數(shù)據(jù)包組合成最終數(shù)據(jù)；
步驟五.FPGA數(shù)據(jù)處理模塊將最終數(shù)據(jù)發(fā)送處理器模塊；
步驟七.若處理器判斷最終數(shù)據(jù)不是心跳數(shù)據(jù)包，則通過網(wǎng)絡(luò)接口發(fā)送最終數(shù)據(jù)給內(nèi)網(wǎng)計算機，否則丟棄最終數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的基于網(wǎng)絡(luò)接口的無反饋單向數(shù)據(jù)的傳輸方法，其特征在于步驟五后包括步驟六：
處理器模塊判斷預(yù)定的時間內(nèi)是否得到最終數(shù)據(jù)，如得到最終數(shù)據(jù)則執(zhí)行步驟七，否則執(zhí)行步驟八；
步驟八.報警電路報警。