本發(fā)明創(chuàng)造屬于數(shù)字電視通信技術領域，尤其是涉及一種可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片。

背景技術：

IP數(shù)字電視調(diào)制器，是將IP傳輸?shù)臄?shù)字電視碼流信號轉(zhuǎn)換并調(diào)制成中頻(射頻)信號的關鍵設備，是酒店、醫(yī)院、桑拿沐足、大型餐飲、出租屋、工廠宿舍等前端電視機房的主要設備。

由于數(shù)字電視替代模擬電視系統(tǒng)已經(jīng)基本完成，各國數(shù)字電視標準也已經(jīng)確定，例如：

衛(wèi)星：DVB-S(歐)，DVB-SH(歐)，DVB-S2(歐)，DVB-S2X(歐),ISDB-S(日)，S-DMB(韓)；

地波：DVB-T(歐)，DVB-T2(歐)，ISDB-T(日)，DTMB(中)，T-DMB(韓)，ATSC(美)；

有線：DVB-C(歐)，DVB-C2(歐)，ATSC(美),ISDB-C(日)；

手持：DVB-H(歐)，CMMB(中)，ATSC M/H(美)等。

為了滿足世界各國的不同標準需求，急需一種能夠滿足上述多標準的數(shù)字電視調(diào)制器的專用SOC芯片。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明創(chuàng)造旨在提出一種可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片，以解決同時滿足多標準的數(shù)字電視調(diào)制器。

為達到上述目的，本發(fā)明創(chuàng)造的技術方案是這樣實現(xiàn)的：

一種可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片，包括：CPU以及與CPU電連接的緩存(Cache)、同步串行口控制器(SPI)、異步串行口(UART)、通用串行總線接口控制器(USB OTG)、定時器(Timer)、直接內(nèi)存訪問控制器(DMAC)、動態(tài)存儲器控制器(DDR Controller)、數(shù)字調(diào)制模塊、高速數(shù)模轉(zhuǎn)換器(DAC)、單指令多數(shù)據(jù)(SIMD)的數(shù)字信號處理器(DSP)、用于以太網(wǎng)信號輸入或者輸出的若干千兆以太網(wǎng)媒體訪問層控制器(EthernetMAC)，所述主芯片內(nèi)部總線設有高速總線(AHB Bus)和擴展總線(AXI Bus)；

其中一個千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)的輸出端用于與輸出信號裝置的輸入端電連接，其他的千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)的輸入端分別用于與輸入信號裝置的輸出端電連接，千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)的輸出端分別與直接內(nèi)存訪問控制器(DMAC)、CPU和高速總線(AHB Bus)電連接；

所述數(shù)字調(diào)制模塊的輸出端與高速數(shù)模轉(zhuǎn)換器(DAC)的輸入端電連接。

進一步的，所述數(shù)字信號處理器(DSP)包括電連接的64個數(shù)據(jù)元處理單元(PE)、128K的XRAM、128K的YPAM和單指令多數(shù)據(jù)控制器(SIMD)，所述數(shù)據(jù)元處理單元(PE)包含16x16+32的運算單元(ALU)和4個32位的寄存器。

進一步的，所述數(shù)字信號處理器(DSP)的數(shù)量為四個。

進一步的，所述同步串行口控制器(SPI)用于與SFI FLASH電連接，SFI FLASH為系統(tǒng)提供程序存儲、web服務器網(wǎng)頁和參數(shù)的存取功能。

進一步的，所述通用串行總線接口控制器(USB OTG)用于與USB接口電連接。

進一步的，所述動態(tài)存儲器控制器(DDR Controller)用于與兩個DRAM存儲器電分別連接。

進一步的，所述高速數(shù)模轉(zhuǎn)換器(DAC)的輸出端用于與中頻濾波電路的輸入端電連接。

一種數(shù)字電視調(diào)制器，包含上述所述的可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片。

相對于現(xiàn)有技術，本發(fā)明創(chuàng)造所述的一種可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片具有以下優(yōu)勢：

(1)本發(fā)明創(chuàng)造提供了這種可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片，可以通過對SOC芯片進行編程從而對多標準的信號進行調(diào)制；

(2)本發(fā)明創(chuàng)造極大的滿足了世界各國不同的標準需求，應用廣泛，具有廣闊的市場前景。

附圖說明

構成本發(fā)明創(chuàng)造的一部分的附圖用來提供對本發(fā)明創(chuàng)造的進一步理解，本發(fā)明創(chuàng)造的示意性實施例及其說明用于解釋本發(fā)明創(chuàng)造，并不構成對本發(fā)明創(chuàng)造的不當限定。在附圖中：

圖1為本發(fā)明創(chuàng)造實施例的可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片的結構原理圖；

圖2為本發(fā)明創(chuàng)造實施例所述的上變頻電路的結構原理圖；

圖3為本發(fā)明創(chuàng)造實施例所述的調(diào)制器專用SOC的結構原理圖。

具體實施方式

需要說明的是，在不沖突的情況下，本發(fā)明創(chuàng)造中的實施例及實施例中的特征可以相互組合。

在本發(fā)明創(chuàng)造的描述中，需要理解的是，術語“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底”、“內(nèi)”、“外”等指示的方位或位置關系為基于附圖所示的方位或位置關系，僅是為了便于描述本發(fā)明創(chuàng)造和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發(fā)明創(chuàng)造的限制。此外，術語“第一”、“第二”等僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特征的數(shù)量。由此，限定有“第一”、“第二”等的特征可以明示或者隱含地包括一個或者更多個該特征。在本發(fā)明創(chuàng)造的描述中，除非另有說明，“多個”的含義是兩個或兩個以上。

在本發(fā)明創(chuàng)造的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術語“安裝”、“相連”、“連接”應做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領域的普通技術人員而言，可以通過具體情況理解上述術語在本發(fā)明創(chuàng)造中的具體含義。

下面將參考附圖并結合實施例來詳細說明本發(fā)明創(chuàng)造。

如圖1至圖3所示，一種可轉(zhuǎn)換多標準電視信號的SOC調(diào)制芯片，包括輸入千兆以太網(wǎng)PHY芯片2、輸出千兆以太網(wǎng)PHY芯片3、DRAM存儲器4、中頻濾波電路6、上變頻電路7、RF濾波放大電路8和用于處理信號的主芯片1。主芯片1分別電連接輸入千兆以太網(wǎng)PHY芯片2、輸出千兆以太網(wǎng)PHY芯片3、DRAM存儲器4和中頻濾波電路6，中頻濾波電路6與上變頻電路7電連接，上變頻電路7與RF濾波放大電路8電連接。輸入千兆以太網(wǎng)PHY芯片2設有四個，輸入千兆以太網(wǎng)PHY芯片2用于TS流數(shù)據(jù)輸入，輸出千兆以太網(wǎng)PHY芯片3用于TS流數(shù)據(jù)輸出。主芯片1接收來自以太網(wǎng)的TS流數(shù)據(jù)，主芯片1將部分數(shù)據(jù)重新組合成輸出TS流數(shù)據(jù)并從輸出千兆以太網(wǎng)PHY芯片3發(fā)送到輸出以太網(wǎng)線上，另一部分數(shù)據(jù)，暫存在DRAM存儲器4中，主芯片1將DRAM存儲器4中的數(shù)據(jù)處理成模擬中頻(IF)信號，模擬中頻信號經(jīng)過中頻濾波電路6，進入上變頻電路7中，經(jīng)過上變頻電路7調(diào)制到RF頻段，經(jīng)RF濾波放大電路8放大發(fā)射到板外。

如圖3所示，主芯片1為調(diào)制器專用SOC芯片，其包括：CPU(ARM公司的Cortex A7 32bit CPU)以及與CPU電連接的256KB的緩存(Cache)、與輸入千兆以太網(wǎng)PHY芯片2和輸出千兆以太網(wǎng)PHY芯片3對應的5路獨立的千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)、同步串行口控制器(SPI)、異步串行口(UART)、通用串行總線接口控制器(USB OTG)、定時器(Timer)、直接內(nèi)存訪問控制器(DMAC)、動態(tài)存儲器控制器(DDR Controller)、數(shù)字調(diào)制模塊、高速數(shù)模轉(zhuǎn)換器(DAC)，以及4個單指令多數(shù)據(jù)(SIMD)的數(shù)字信號處理器(DSP)；主芯片1內(nèi)部總線有高速總線(AHB Bus)和擴展總線(AXI Bus)。

如圖3所示，其中一個千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)的輸出端與輸出千兆以太網(wǎng)PHY芯片3的輸入端電連接，其他的千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)的輸入端分別與輸入千兆以太網(wǎng)PHY芯片2的輸出端電連接，千兆以太網(wǎng)媒體訪問層控制器(Ethernet MAC)的輸出端分別與直接內(nèi)存訪問控制器(DMAC)、CPU和高速總線(AHB Bus)電連接；數(shù)字調(diào)制模塊的輸出端與高速數(shù)模轉(zhuǎn)換器(DAC)的輸入端電連接，高速數(shù)模轉(zhuǎn)換器(DAC)的輸出端與中頻濾波電路6的輸入端電連接。

如圖3所示，本主芯片1的核心是4個單指令多數(shù)據(jù)(SIMD)的數(shù)字信號處理器(DSP)，每個數(shù)字信號處理器(DSP)包括電連接的64個數(shù)據(jù)元處理單元(PE)、128K的XRAM、128K的YPAM和64bit的單指令多數(shù)據(jù)控制器(SIMD)，數(shù)據(jù)元處理單元(PE)包含16x16+32的運算單元(ALU)和4個32位的寄存器。調(diào)制器專用SOC芯片采用型號為MD6500的SOC芯片。主芯片1的同步串行口控制器(SPI)與主芯片1外的SFI FLASH 5電連接，SFI FLASH 5為系統(tǒng)提供程序存儲、web服務器網(wǎng)頁和參數(shù)的存取功能。主芯片1的通用串行總線接口控制器(USB OTG)還與USB接口電連接。

DRAM存儲器4的數(shù)量為兩個，DRAM存儲器4為16位寬的DDR3SDRAM芯片，DRAM存儲器4分別與主芯片1的動態(tài)存儲器控制器(DDR Controller)電連接。

如圖2所示，上變頻電路7包括可編程本振器，可編程本振器與混頻器電連接，混頻器與RF帶通濾波器電連接，RF帶通濾波器與RF放大器電連接；IF中頻進入混頻器與可編程本振器產(chǎn)生的本振信號進行混頻，混出的信號經(jīng)過RF帶通濾波器進行濾波，然后再經(jīng)過RF放大器輸出。

本發(fā)明創(chuàng)造的工作原理：

本發(fā)明創(chuàng)造能夠同時接收4路從千兆以太網(wǎng)發(fā)來的TS流數(shù)據(jù)，分別經(jīng)過主板上的輸入千兆以太網(wǎng)PHY芯片2轉(zhuǎn)換成MAC信號進入主芯片1(調(diào)制器專用SOC MD65000)。MD65000內(nèi)的CPU對這些數(shù)據(jù)進行UDP協(xié)議的解包處理，將部分數(shù)據(jù)重新組合成輸出TS流數(shù)據(jù)，通過主板上的輸出千兆以太網(wǎng)PHY芯片3發(fā)送到輸出以太網(wǎng)線上。另一部分數(shù)據(jù)，暫存在主板上的2片16位寬的DDR3SDRAM芯片存儲器中。數(shù)據(jù)暫存到DDR3SDRAM芯片后，SOC中的4組DSP模塊會將數(shù)據(jù)調(diào)制成用戶在web頁面所設置成的標準協(xié)議，同時經(jīng)過數(shù)字濾波，數(shù)字調(diào)制后，形成中頻波形文件，存回到DDR3SDRAM中；然后通過DDS技術，將波形文件通過DAC模塊描繪出來，形成模擬中頻(IF)信號。

模擬中頻信號經(jīng)過中頻濾波電路6，進入上變頻電路7中，經(jīng)過上變頻電路7的頻譜搬移調(diào)制到RF頻段，經(jīng)RF濾波放大電路8放大發(fā)射到板外?？梢酝ㄟ^對DSP編程，來實現(xiàn)下列標準的調(diào)制算法。標準如下：

衛(wèi)星：DVB-S(歐)，DVB-S2(歐)；

地波：DVB-T(歐)，DVB-T2(歐)，ISDB-T(日)，DTMB(中)，ATSC(美)；

有線：DVB-C(歐)，DVB-C2(歐)，ATSC(美),ISDB-C(日)；

手持：DVB-H(歐)，CMMB(中)。

SFI FLASH與主芯片1連接，為系統(tǒng)提供程序存儲，web服務器網(wǎng)頁和參數(shù)的存取功能。

本發(fā)明創(chuàng)造的技術參數(shù)為：

1.CPU ARM Cortex A7，時鐘頻率640MHz。

2.DDR外部總線寬度32bit，工作頻率MAX.640MHz。

3.AXI內(nèi)部總線寬度128bit。

4.DAC工作頻率320MHz，DAC精度12bit。

5.IF中頻頻率40MHz。

6.芯片工藝：SMIC55nm中芯國際55nm CMOS。

以上所述僅為本發(fā)明創(chuàng)造的較佳實施例而已，并不用以限制本發(fā)明創(chuàng)造，凡在本發(fā)明創(chuàng)造的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明創(chuàng)造的保護范圍之內(nèi)。