技術(shù)總結(jié)
本發(fā)明涉及一種基于ADV212的JPEG2000采集壓縮板，包括主控芯片、晶振電路、SDRAM、電源電路以及外部接口，其中，ADV212有兩個(gè)主要接口：像素接口VDATA和主機(jī)接口HDATA，使用VDATA接口作為圖像數(shù)據(jù)的輸入，HDATA接口作為壓縮數(shù)據(jù)的輸出。使用Altera?Cyclone?III系列的EP3CF484芯片作為系統(tǒng)的主控芯片，負(fù)責(zé)ADV212以及外部數(shù)據(jù)接口的控制。晶振電路：具有3套獨(dú)立的晶振系統(tǒng)，一路為50MHz的FPGA專用頻率，一路為27MHz的圖像數(shù)據(jù)采頻率，一路為100MHz的高速數(shù)據(jù)接口頻率。本發(fā)明具有體積小、性能高、接口擴(kuò)展性高的優(yōu)點(diǎn)。

技術(shù)研發(fā)人員：梁煜;賈琦;張為;劉艷艷
受保護(hù)的技術(shù)使用者：天津大學(xué)
文檔號(hào)碼：201610965928
技術(shù)研發(fā)日：2016.11.04
技術(shù)公布日：2017.03.22